看文献说graphene无gap,所以开关比低,不理解 [ Last edited by Atma on 2010-3-20 at 21:28 ] 返回小木虫查看更多
小禁带利于低电压工作,但是Ioff太大了,所以开关比低。
一般来说,带隙小的,导电性好些,当然这个和掺杂的浓度有关, 导电性好,开关比,自然就低, 这个很好理解,不加gate电压的时候导电性就很好了,那么加gate电压后 也很好,这样就开关的电流比就很小了,像Graphene,ITO等导电性好的材料, 开关比都很低,做成TFT主要是测他们的迁移率,要做开关的器件,比如逻辑电路 驱动LCD等,就不行了,所以Graphene的意义一下子降低了很多,当然如果graphene 通过改性或掺杂能增加他的带隙,降低他的电导率,还是很有前途的,
比如说双层石墨烯,本身可调带隙,可以做高on/off的FET
有一文章使graphene的二维中的一维尺寸减小可以提高禁带宽度从而提高开关电流比,发在了nature上
小禁带利于低电压工作,但是Ioff太大了,所以开关比低。
一般来说,带隙小的,导电性好些,当然这个和掺杂的浓度有关,
导电性好,开关比,自然就低,
这个很好理解,不加gate电压的时候导电性就很好了,那么加gate电压后
也很好,这样就开关的电流比就很小了,像Graphene,ITO等导电性好的材料,
开关比都很低,做成TFT主要是测他们的迁移率,要做开关的器件,比如逻辑电路
驱动LCD等,就不行了,所以Graphene的意义一下子降低了很多,当然如果graphene
通过改性或掺杂能增加他的带隙,降低他的电导率,还是很有前途的,
同意,现在已有文章通过改性使之成为半导体性的
比如说双层石墨烯,本身可调带隙,可以做高on/off的FET
有一文章使graphene的二维中的一维尺寸减小可以提高禁带宽度从而提高开关电流比,发在了nature上
是 a diverse printed future吧,我正在看~~~~~