参考该视频教程：
Prof. K.N.Bnkt--Lecture 16 - Fermi Level Pinning & Schottky Barrier Diodes
http://www.youtube.com/watch?v=jmM_LcXzytM
或参考施敏的半导体器件 一书

钉扎就是缺陷某个能级上能态数量太多，可以接受大量的电子或空穴，从而导致半导体掺杂引入的电子或空穴全部填充到缺陷能级，费米面不能上升或下降的情况。可以这么考虑，就好像是一个U型管的侧面接了一个无限长的水平细管一样，当水灌至这个水平管高度时，你再往里面灌水，这个系统的液面都不会升高一样。

多谢了，高人真多，学习了

费米能级的钉扎是一个过时或者即将过时的概念，首先出现是为了解释金属与半导体接触时，接触势垒与金属的功函数关系不是那么大，从而引入了一个表面态钉扎费米能级的概念，而实际上，近20年来关于肖特基势垒的研究已基本否定了这一概念，或者摒弃了这个概念。就像Raymond T. Tung在2001年的Materials Science and Engineering Reports上说的一样，费米能级钉扎只是似是而非的表面现象，而不是肖特基接触势垒的本质。（"FL-pinning" is actually a term borrowed from the literature used to describe a seemingly similar phenomenon observed at semiconductor surfaces and semiconductor-snsulator interfaces. ）更多的研究认为，SBH是由界面反应以及界面相控制的，而不是什么所谓的费米能级钉扎！

费米能级钉扎概念还被用于解释高阻半导体的高阻形成机制。典型的如半绝缘的GaAS的高阻形成机理，认为是深能级钉扎了费米能级，这一概念也存在同样致命的漏洞，只是目前还没有更合适的模型和概念出现。

[ Last edited by tan-tt on 2009-1-3 at 15:20 ]，

路过  学习了