24小时热门版块排行榜    

CyRhmU.jpeg
查看: 710  |  回复: 7
当前只显示满足指定条件的回帖,点击这里查看本话题的所有回帖

makuna

木虫 (正式写手)

[求助] nanowire transistor output曲线无法分开,请牛人帮助

做了些纳米线,然后加工成transistor
采用bottom gate- bottom contact方式
drain-source 电极有120nm厚

得出如附件中的曲线

因本人刚入行,组里无人做此方向。这种实验,我尝试了上千次,但始终无法得到linear和饱和曲线。不知其中出了什么问题,望各位牛人帮助。
万分感谢
回复此楼

» 本帖附件资源列表

  • 欢迎监督和反馈:小木虫仅提供交流平台,不对该内容负责。
    本内容由用户自主发布,如果其内容涉及到知识产权问题,其责任在于用户本人,如对版权有异议,请联系邮箱:xiaomuchong@tal.com
  • 附件 1 : Device-assemblyOutput.jpg
  • 2012-04-30 12:02:40, 408.71 K

» 猜你喜欢

» 本主题相关商家推荐: (我也要在这里推广)

» 本主题相关价值贴推荐,对您同样有帮助:

哈哈nano我来了
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

makuna

木虫 (正式写手)

送鲜花一朵
引用回帖:
2楼: Originally posted by dyq1123 at 2012-04-30 17:43:07:
分不开的原因主要是Gate 电容太小,可以尝试用高K材料
作为绝缘栅,或减少绝缘层厚度,最好是做TOP-gate FETs
效果会很好。

谢谢,我尝试过不同的dielectric layer:100nm, 300nm,500nm SiO2
但曲线始终如附件那样。 top gate FETs 比较难在nanowire上加工dielectric layer
哈哈nano我来了
3楼2012-04-30 18:51:07
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 8 个回答

dyq1123

新虫 (初入文坛)

分不开的原因主要是Gate 电容太小,可以尝试用高K材料
作为绝缘栅,或减少绝缘层厚度,最好是做TOP-gate FETs
效果会很好。

» 本帖已获得的红花(最新10朵)

2楼2012-04-30 17:43:07
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

quanten

金虫 (著名写手)

QQ群(NW-FET): 157220400


【答案】应助回帖

感谢参与,应助指数 +1
考虑漏电流,请告知氧化层厚度
4楼2012-04-30 18:53:35
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

makuna

木虫 (正式写手)

引用回帖:
4楼: Originally posted by quanten at 2012-04-30 18:53:35:
考虑漏电流,请告知氧化层厚度

dielectric layer: 100nm 300nm 500nm
这三个厚度dielectric layer都试过
哈哈nano我来了
5楼2012-04-30 20:30:58
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
信息提示
请填处理意见