[交流] 时效过程中为什么导电率上升

6楼: Originally posted by comma at 2012-12-26 18:57:00
1）500°可以一定程度激活点缺陷扩散湮灭；位错也能低能化排列组态；晶界也可能有微调，降低界面能；
2）脱溶析出，使得过饱和的基体晶格得到松弛；
这些微观过程都使得基体“干净”。

2楼: Originally posted by wildwolf123 at 2012-12-26 08:41:48
时效前后发生相转变了吧

3楼: Originally posted by dccpb at 2012-12-26 08:45:41
我想位错回复和晶粒长大是主要原因吧，，，位错和晶界这样的“缺陷”对电流具有阻碍作用，在铜合金领域中，有个著名的定律（貌似是MISS.....）是用来说明各种情况对导电性影响的，位错的影响较小。。

8楼: Originally posted by zhq75750056 at 2012-12-27 09:38:46
500℃时效时，基体中会有析出相产生，这可以降低基体晶格畸变，从而降低对导电电子的散射作用，因此电导率升高。

11楼: Originally posted by 小木虫6038 at 2012-12-27 19:11:12
一般情况下，时效过程中，随时间延长，时效相从与基体共格到半共格到非共格转变的，而这个会影响电导率的。