[交流] 半导体器件仿真工艺参数求教交流

大家好：

我们在做一些器件仿真时，发现层次的掺杂浓度和杂质的注入深度，对仿真结果影响很大，很难较准确地预计我们的器件性能，我们知道foundry对工艺参数是严格保密的，不方便透露，有做过工艺的或者有这方面经验的牛人们来交流，和大家分享下下这方面的经验，比如N+大概能打到多深，PWELL的掺杂水平在什么范围等等。。

不同工艺的技术和指标不一样，我的附件中列了三种不同的工艺下地一部分层次，牛人能解决鄙人的该问题，我另外种种有赏

希望大家踊跃讨论。。。。。。

回复此楼

» 本帖附件资源列表

欢迎监督和反馈：小木虫仅提供交流平台，不对该内容负责。
本内容由用户自主发布，如果其内容涉及到知识产权问题，其责任在于用户本人，如对版权有异议，请联系邮箱：xiaomuchong@tal.com
附件 1 : 工艺参数问题.docx

2013-04-11 20:28:03, 16.73 K

» 猜你喜欢

» 抢金币啦！回帖就可以得到:

查看全部散金贴

1楼 2013-04-11 20:28:10

已阅关注TA 给TA发消息送TA红花 TA的回帖

evanbossccp

木虫 (正式写手)

应助: 15 (小学生)
金币: 2073.4
帖子: 959
在线: 72.8小时
虫号: 1569144

引用回帖:

7楼: Originally posted by nobady at 2013-04-12 23:55:01
well的VT implant浓度直接决定了device的Vt，也会影响mobility；Halo，LDD, S/D IMP当然都会对device I-V curve 有很大影响！
如果你是design house，可以从foundry拿到SPICE data，和foundry的工艺密切相关

可是 foundry只能给我们design rule，其他的参数不会透露的，我是想从哪里可以获得一些具体掺杂浓度、结深注入之类的数值