| 查看: 533 | 回复: 2 | ||
[求助]
verilog中ram读取实验中，为什么老是滞后三个数据？
|
| 程序很简单，就是定义一个8*16的ram，其中地址0~7中存1~8,地址8~15存的是0。将ram中的数据一次存入C，再用串口输出。可结果为什么是：00 00 00 01 02 03 04 05 06 07 08 00 00 00 00 00 ？？ |
回复此楼» 猜你喜欢
科研求助
已经有3人回复
-
面上没中，邀请各位路过的虫友分析一下分数
已经有15人回复
-
博士去二本高校当辅导员，如何调整心态？
已经有10人回复
-
面上有专家说实验设备不是我们单位的
已经有6人回复
-
江苏省自然基金 什么时候出结果
已经有6人回复
-
广西大学-广州大学招聘博士后 欢迎广大优秀人才！！！
已经有11人回复
-
闲聊
已经有3人回复
-
两块石头
已经有10人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有15人回复
-
初秋的晨风
已经有6人回复
|
always @ (posedge clk or negedge rst_n)//复位时，将Ram里的数据输出。 begin if (!rst_n) begin wren=0; data=0; i=0; C=0; end else if (i<16) begin address=i[3:0]; C={C,8'b0}; C[7:0]=q; i=i+1; end else flag=1; end uart_C uart_C_O( .SYSCLK(clk), //输出数据 .RST_N(rst_n), .UART_TX_O(uart_o), .start(flag), .C(C) ); my_RAM my_ram( .address(address), .clock(clk), .data(data), .wren(wren), .q(q) ); endmodule |
2楼2015-01-08 10:11:51
3楼2015-10-07 17:14:03