| 查看: 454 | 回复: 2 | ||
| 当前只显示满足指定条件的回帖，点击这里查看本话题的所有回帖 | ||
[求助]
verilog中ram读取实验中，为什么老是滞后三个数据？
|
||
| 程序很简单，就是定义一个8*16的ram，其中地址0~7中存1~8,地址8~15存的是0。将ram中的数据一次存入C，再用串口输出。可结果为什么是：00 00 00 01 02 03 04 05 06 07 08 00 00 00 00 00 ？？ |
回复此楼» 猜你喜欢
基金申报
已经有6人回复
-
存款400万可以在学校里躺平吗
已经有6人回复
-
推荐一本书
已经有13人回复
-
拟解决的关键科学问题还要不要写
已经有5人回复
-
基金委咋了？2026年的指南还没有出来？
已经有9人回复
-
国自然申请面上模板最新2026版出了吗？
已经有17人回复
-
纳米粒子粒径的测量
已经有8人回复
-
疑惑？
已经有5人回复
-
计算机、0854电子信息（085401-058412）调剂
已经有5人回复
-
Materials Today Chemistry审稿周期
已经有5人回复
3楼2015-10-07 17:14:03
|
always @ (posedge clk or negedge rst_n)//复位时，将Ram里的数据输出。 begin if (!rst_n) begin wren=0; data=0; i=0; C=0; end else if (i<16) begin address=i[3:0]; C={C,8'b0}; C[7:0]=q; i=i+1; end else flag=1; end uart_C uart_C_O( .SYSCLK(clk), //输出数据 .RST_N(rst_n), .UART_TX_O(uart_o), .start(flag), .C(C) ); my_RAM my_ram( .address(address), .clock(clk), .data(data), .wren(wren), .q(q) ); endmodule |
2楼2015-01-08 10:11:51