24小时热门版块排行榜

返回列表

edwardwitten

铁虫 (初入文坛)

应助: 1 (幼儿园)
金币: 18.6
帖子: 10
在线: 4.8小时
虫号: 1862057
注册: 2012-06-17
专业: 半导体电子器件

[求助] 求助！关于FET中栅极大小应该有多大的问题已有1人参与

初次设计FET，目前有一问题想不明白。在设计中，栅极应该占channel多大比例比较合适？如果恰好一样大，alignment稍微偏差就会使之与源漏极有上下重合部分，容易漏电，所以应该设计占沟道多大呢？

回复此楼

» 猜你喜欢

请问对标matlab的开源软件octave的网站https://octave.org为什么打不开？已经有1人回复
求助两种BiOBr晶体的CIF文件（卡片号为JCPDS 09-0393与JCPDS 01-1004 ）已经有0人回复
金属材料论文润色/翻译怎么收费? 已经有254人回复
哈尔滨工程大学材化学院国家级青年人才-26年硕士招生已经有0人回复
求助Fe-TCPP、Zn-TCPP的CIF文件，或者CCDC号已经有0人回复
河北大学-26年秋季入学申请考核制-化学博士1名已经有0人回复
XPS/?λXPS 已经有0人回复

1楼 2014-10-29 01:16:13

已阅回复此楼关注TA 给TA发消息送TA红花 TA的回帖

jeremyfrc

木虫 (正式写手)

应助: 130 (高中生)
金币: 14593
散金: 1
红花: 6
帖子: 486
在线: 113.2小时
虫号: 1728809
注册: 2012-03-31
性别: GG
专业: 半导体科学与信息器件

【答案】应助回帖

感谢参与，应助指数 +1

应该是要比沟道小一点，没人量过，但是确实是小一点。
工业上其实是跟源漏有重叠的，但是因为有gate oxide，还有侧墙，所以漏电的问题不太大。关键你要是自己做FET，就有点难了，可以尽量不重叠，不过栅的控制能力会稍微弱一点；如果你只是自己设计电路，那应该不需要考虑这些，重叠也没有关系，tapeout的时候，会有公司的人帮你修正的。

赞一下

回复此楼

哈哈哈哈，来吧

2楼2014-10-29 01:44:17

已阅回复此楼关注TA 给TA发消息送TA红花 TA的回帖

edwardwitten

铁虫 (初入文坛)

应助: 1 (幼儿园)
金币: 18.6
帖子: 10
在线: 4.8小时
虫号: 1862057
注册: 2012-06-17
专业: 半导体电子器件

引用回帖:

2楼: Originally posted by jeremyfrc at 2014-10-29 01:44:17
应该是要比沟道小一点，没人量过，但是确实是小一点。
工业上其实是跟源漏有重叠的，但是因为有gate oxide，还有侧墙，所以漏电的问题不太大。关键你要是自己做FET，就有点难了，可以尽量不重叠，不过栅的控制能力 ...

哦。。。是自己做加工耶。。。所以必须考虑这个问题。工业界的没法比，他们的gate oxide做得好，可以不漏电，但是高校中做出来的漏电很厉害。。。

[ 发自手机版 http://muchong.com/3g ]

赞一下

回复此楼

3楼2014-10-29 03:02:30

已阅回复此楼关注TA 给TA发消息送TA红花 TA的回帖