应《网络安全法》要求，自2017年10月1日起，未进行实名认证将不得使用互联网跟帖服务。为保障您的帐号能够正常使用，请尽快对帐号进行手机号验证，感谢您的理解与支持！

24小时热门版块排行榜    

小木虫论坛-学术科研互动平台 » 材料区 » 微米和纳米 » 微纳加工 » 求助！关于FET中栅极大小应该有多大的问题
41/1返回列表
查看: 729  |  回复: 3
只看楼主 @他人 存档 新回复提醒 (忽略) 收藏    在APP中查看

edwardwitten

铁虫 (初入文坛)

[求助] 求助！关于FET中栅极大小应该有多大的问题 已有1人参与

初次设计FET，目前有一问题想不明白。在设计中，栅极应该占channel多大比例比较合适？如果恰好一样大，alignment稍微偏差就会使之与源漏极有上下重合部分，容易漏电，所以应该设计占沟道多大呢？
回复此楼

» 猜你喜欢
1楼 2014-10-29 01:16:13
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

jeremyfrc

木虫 (正式写手)

【答案】应助回帖

感谢参与，应助指数 +1
应该是要比沟道小一点，没人量过，但是确实是小一点。
工业上其实是跟源漏有重叠的，但是因为有gate oxide，还有侧墙，所以漏电的问题不太大。关键你要是自己做FET，就有点难了，可以尽量不重叠，不过栅的控制能力会稍微弱一点；如果你只是自己设计电路，那应该不需要考虑这些，重叠也没有关系，tapeout的时候，会有公司的人帮你修正的。
赞一下 回复此楼
哈哈哈哈，来吧
2楼2014-10-29 01:44:17
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

edwardwitten

铁虫 (初入文坛)
引用回帖:
2楼: Originally posted by jeremyfrc at 2014-10-29 01:44:17
应该是要比沟道小一点，没人量过，但是确实是小一点。
工业上其实是跟源漏有重叠的，但是因为有gate oxide，还有侧墙，所以漏电的问题不太大。关键你要是自己做FET，就有点难了，可以尽量不重叠，不过栅的控制能力 ...

哦。。。是自己做加工耶。。。所以必须考虑这个问题。工业界的没法比，他们的gate oxide做得好，可以不漏电，但是高校中做出来的漏电很厉害。。。

[ 发自手机版 http://muchong.com/3g ]
赞一下 回复此楼
3楼2014-10-29 03:02:30
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

jeremyfrc

木虫 (正式写手)

【答案】应助回帖

引用回帖:
3楼: Originally posted by edwardwitten at 2014-10-28 12:02:30
哦。。。是自己做加工耶。。。所以必须考虑这个问题。工业界的没法比，他们的gate oxide做得好，可以不漏电，但是高校中做出来的漏电很厉害。。。
...

那你就把栅做小一点点好了，但是不要小太多。
赞一下 回复此楼
哈哈哈哈，来吧
4楼2014-10-29 10:03:48
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
相关版块跳转 我要订阅楼主 edwardwitten 的主题更新
41/1返回列表
普通表情 龙 兔 虎 猫
信息提示
关闭
请填处理意见
关闭