| 查看: 357 | 回复: 0 | |||
[求助]
verilog和VHDL
|
| 如何分别用verilog和VHDl编写n位D触发器的结构体。。。（要求使用结构化描述，，不是行为描述） |
回复此楼» 猜你喜欢
有时候真觉得大城市人没有县城人甚至个体户幸福
已经有12人回复
-
依托企业入选了国家启明计划青年人才。有无高校可以引进的。
已经有11人回复
-
依托企业入选了国家启明计划青年人才。有无高校可以引进的。
已经有10人回复
-
同年申请2项不同项目，第1个项目里不写第2个项目的信息，可以吗
已经有9人回复
-
表哥与省会女结婚，父母去帮带孩子被省会女气回家生重病了
已经有7人回复
-
天津大学招2026.09的博士生，欢迎大家推荐交流（博导是本人）
已经有9人回复
-
有院领导为了换新车，用横向课题经费买了俩车
已经有10人回复
-
AI 太可怕了，写基金时，提出想法，直接生成的文字比自己想得深远，还有科学性
已经有6人回复
找到一些相关的精华帖子，希望有用哦~
基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【分享】~~~~~~~~~~~FPGA网站大全~~~~~~~~~
已经有14人回复
- 【求助】求助各位大虾，学习FPGA问题！
已经有9人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
- 【分享】【分享】FPGA大量例子（已搜索无重复）
已经有100人回复
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人