| 查看: 343 | 回复: 0 | |||
[求助]
verilog和VHDL
|
| 如何分别用verilog和VHDl编写n位D触发器的结构体。。。（要求使用结构化描述，，不是行为描述） |
回复此楼» 猜你喜欢
三无产品还有机会吗
已经有3人回复
-
投稿返修后收到这样的回复，还有希望吗
已经有7人回复
-
压汞仪和BET测气凝胶孔隙率
已经有4人回复
-
博士申请都是内定的吗？
已经有14人回复
-
谈谈两天一夜的“延安行”
已经有13人回复
-
氨基封端PDMS和HDI反应快速固化
已经有11人回复
-
之前让一硕士生水了7个发明专利，现在这7个获批发明专利的维护费可从哪儿支出哈？
已经有11人回复
-
论文投稿求助
已经有4人回复
-
Applied Surface Science 这个期刊。有哪位虫友投过的能把word模板发给我参考一下嘛
已经有3人回复
-
投稿精细化工
已经有6人回复
找到一些相关的精华帖子，希望有用哦~
基于FPGA的演化硬件研究
已经有8人回复- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【分享】~~~~~~~~~~~FPGA网站大全~~~~~~~~~
已经有14人回复
- 【求助】求助各位大虾，学习FPGA问题！
已经有9人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
- 【分享】【分享】FPGA大量例子（已搜索无重复）
已经有100人回复
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人