| 查看: 401 | 回复: 0 | ||
[求助]
verilog和VHDL
|
| 如何分别用verilog和VHDl编写n位D触发器的结构体。。。（要求使用结构化描述，，不是行为描述） |
回复此楼» 猜你喜欢
科研求助
已经有4人回复
-
博士去二本高校当辅导员，如何调整心态？
已经有11人回复
-
面上没中，邀请各位路过的虫友分析一下分数
已经有15人回复
-
面上有专家说实验设备不是我们单位的
已经有6人回复
-
江苏省自然基金 什么时候出结果
已经有6人回复
-
广西大学-广州大学招聘博士后 欢迎广大优秀人才！！！
已经有11人回复
-
闲聊
已经有3人回复
-
两块石头
已经有10人回复
-
初秋的晨风
已经有6人回复
-
Ei源刊怎么投
已经有4人回复
找到一些相关的精华帖子，希望有用哦~
基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【分享】~~~~~~~~~~~FPGA网站大全~~~~~~~~~
已经有14人回复
- 【求助】求助各位大虾，学习FPGA问题！
已经有9人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
- 【分享】【分享】FPGA大量例子（已搜索无重复）
已经有100人回复
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人