| 查看: 380 | 回复: 0 | ||
[求助]
verilog和VHDL
|
| 如何分别用verilog和VHDl编写n位D触发器的结构体。。。（要求使用结构化描述，，不是行为描述） |
回复此楼» 猜你喜欢
基础研究怎么拉横向，学校到款任务越来越多，难以完成 拉横向，都有哪些途径啊
已经有6人回复
-
HXDI做水性聚氨酯乳液，是不是特别容易出渣
已经有3人回复
-
小木虫看见有人已经知道结果了
已经有19人回复
-
2026年国自然面上资助率
已经有8人回复
-
系统今天又提示维护了，估计离放榜不远了
已经有15人回复
-
微信指数没变化，科研之友没阅读
已经有17人回复
-
申请2027年材料/化学类博士
已经有5人回复
-
你们的时间戳变了吗
已经有4人回复
-
今年的WR进展到哪一步了？
已经有9人回复
-
产物和副产物价值比较
已经有5人回复
找到一些相关的精华帖子，希望有用哦~
基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【分享】~~~~~~~~~~~FPGA网站大全~~~~~~~~~
已经有14人回复
- 【求助】求助各位大虾，学习FPGA问题！
已经有9人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
- 【分享】【分享】FPGA大量例子（已搜索无重复）
已经有100人回复
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人