| 查看: 368 | 回复: 0 | ||
[求助]
verilog和VHDL
|
| 如何分别用verilog和VHDl编写n位D触发器的结构体。。。（要求使用结构化描述，，不是行为描述） |
回复此楼» 猜你喜欢
窗边初夏的小雨
已经有4人回复
-
2026年申博-电池方向
已经有11人回复
-
26年申博自荐-计算机视觉
已经有4人回复
-
导师各种操作恶心咋办
已经有8人回复
-
2026博士申请求助
已经有5人回复
-
研究生做的很差，你们会让毕业吗？
已经有11人回复
-
求碳排放博导；方向是LCA、生命周期可持续发展以及碳排放
已经有7人回复
-
2026博士或科研助理转27年博士
已经有7人回复
-
国自科送审了吗
已经有11人回复
-
博士招生
已经有5人回复
找到一些相关的精华帖子，希望有用哦~
基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【分享】~~~~~~~~~~~FPGA网站大全~~~~~~~~~
已经有14人回复
- 【求助】求助各位大虾，学习FPGA问题！
已经有9人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
- 【分享】【分享】FPGA大量例子（已搜索无重复）
已经有100人回复
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人