| 查看: 375 | 回复: 0 | ||
[求助]
verilog和VHDL
|
| 如何分别用verilog和VHDl编写n位D触发器的结构体。。。（要求使用结构化描述，，不是行为描述） |
回复此楼» 猜你喜欢
评委有多少概率知道其他专家手中有哪些人的本子？
已经有3人回复
-
E0414, 我的本子有没有希望？
已经有17人回复
-
青A35岁以下通知答辩了吗
已经有4人回复
-
小城的小雨
已经有3人回复
-
看《给阿ma的情书》有感
已经有5人回复
-
国自然申请五篇代表作大比拼，感觉这个是最重要的
已经有4人回复
-
雷雨
已经有3人回复
找到一些相关的精华帖子，希望有用哦~
基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【分享】~~~~~~~~~~~FPGA网站大全~~~~~~~~~
已经有14人回复
- 【求助】求助各位大虾，学习FPGA问题！
已经有9人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
- 【分享】【分享】FPGA大量例子（已搜索无重复）
已经有100人回复
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人