24小时热门版块排行榜    

CyRhmU.jpeg
查看: 961  |  回复: 9

199821756

铁虫 (初入文坛)

[交流] 【求助】求助各位大虾,学习FPGA问题!已有7人参与

请问学习FPGA,到底用哪个语言好些,verilog 听说各公司运用很广,因为本科学的是vhdl,读研也是为了以后的工作,现在是不是该换verilog ,请大虾赐教
回复此楼

» 猜你喜欢

» 本主题相关价值贴推荐,对您同样有帮助:

已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

zxhzdm

金虫 (小有名气)

酒鬼


小木虫(金币+0.5):给个红包,谢谢回帖交流
差不多吧,可还是verilog好啊
我回帖喜欢四个英文字母搞定:LZSB!
2楼2010-10-07 10:41:16
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

199821756

铁虫 (初入文坛)

引用回帖:
Originally posted by zxhzdm at 2010-10-07 10:41:16:
差不多吧,可还是verilog好啊

谢谢你哈=。=
3楼2010-10-07 11:03:20
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

Doct0r_chen

木虫 (职业作家)

子弹哥-----小北


小木虫(金币+0.5):给个红包,谢谢回帖交流
我们学的是Verilog HDL~~
但曾相见便相知,相见何如不见时@正心,修身,齐家,治国,平天下@
4楼2010-10-07 12:05:02
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

frankliu

禁虫 (正式写手)


小木虫(金币+0.5):给个红包,谢谢回帖交流
本帖内容被屏蔽

5楼2010-10-07 21:18:19
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

anmingkang

木虫 (正式写手)

★ ★
小木虫(金币+0.5):给个红包,谢谢回帖交流
mze04532(金币+1):感谢热心~鼓励新虫,欢迎常来交流 2010-10-07 22:47:52
个人觉得VERILOG底层设计好些,适于底层部件的设计,VHDL宏观性好,适于各部件的联合。
6楼2010-10-07 21:27:13
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

199821756

铁虫 (初入文坛)

引用回帖:
Originally posted by frankliu at 2010-10-07 21:18:19:
主要看你做的工程用哪个语言,这两种都是道理相通的,精通一个就可以了

谢谢你
7楼2010-10-08 21:10:53
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

source03

银虫 (正式写手)

★ ★
小木虫(金币+0.5):给个红包,谢谢回帖交流
mze04532(金币+1):感谢热心~教学和实践两块确实有点脱节,不过基础还是一样的 2010-10-27 16:07:49
现在学校用的教材基本上都是VHDL,可到了公司要求Verilog的要多。
一切皆有可能
8楼2010-10-27 15:05:15
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

yx1.1

银虫 (小有名气)


小木虫(金币+0.5):给个红包,谢谢回帖交流
学哪个都一样的,看个人爱好了
9楼2010-10-27 21:57:19
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

source03

银虫 (正式写手)

支持Verilog
一切皆有可能
10楼2011-01-08 20:04:39
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
相关版块跳转 我要订阅楼主 199821756 的主题更新
普通表情 高级回复(可上传附件)
信息提示
请填处理意见