| 查看: 480 | 回复: 1 | |||
白桦树v银虫 (小有名气)
|
[交流]
串行检测器-verilog语言程序设计 已有1人参与
|
| 在数字电路设计中已经学习过通过建立有限状态机来进行数字逻辑的设计，而在verilog HDL硬件语言描述中，这种设计方法得到进一步发展。通过verilog HDL提供的语句，可以直观的设计出更为复杂的时序逻辑电路。本次作业进行串行数据检测器的设计，用verilog HDL语言来描述、仿真并实现它。 |
回复此楼» 本帖附件资源列表
-
欢迎监督和反馈：小木虫仅提供交流平台，不对该内容负责。
本内容由用户自主发布，如果其内容涉及到知识产权问题，其责任在于用户本人，如对版权有异议，请联系邮箱：xiaomuchong@tal.com - 附件 1 : 串行检测器.doc
2013-10-10 21:49:52, 60 K
» 猜你喜欢
AI 太可怕了，写基金时，提出想法，直接生成的文字比自己想得深远，还有科学性
已经有5人回复
-
有院领导为了换新车，用横向课题经费买了俩车
已经有9人回复
-
酰胺脱乙酰基
已经有13人回复
-
博士延得我，科研能力直往上蹿
已经有8人回复
-
同年申请2项不同项目，第1个项目里不写第2个项目的信息，可以吗
已经有4人回复
-
有时候真觉得大城市人没有县城人甚至个体户幸福
已经有10人回复
-
天津大学招2026.09的博士生，欢迎大家推荐交流（博导是本人）
已经有5人回复
-
遇见不省心的家人很难过
已经有22人回复
 |
2楼2013-10-13 09:48:20