| 查看: 492 | 回复: 1 | |||
白桦树v银虫 (小有名气)
|
[交流]
串行检测器-verilog语言程序设计 已有1人参与
|
| 在数字电路设计中已经学习过通过建立有限状态机来进行数字逻辑的设计，而在verilog HDL硬件语言描述中，这种设计方法得到进一步发展。通过verilog HDL提供的语句，可以直观的设计出更为复杂的时序逻辑电路。本次作业进行串行数据检测器的设计，用verilog HDL语言来描述、仿真并实现它。 |
回复此楼» 本帖附件资源列表
-
欢迎监督和反馈：小木虫仅提供交流平台，不对该内容负责。
本内容由用户自主发布，如果其内容涉及到知识产权问题，其责任在于用户本人，如对版权有异议，请联系邮箱：xiaomuchong@tal.com - 附件 1 : 串行检测器.doc
2013-10-10 21:49:52, 60 K
» 猜你喜欢
求调剂
已经有3人回复
-
26考研报考西工大材料308分求调剂
已经有3人回复
-
成果系统访问量大，请一小时后再尝试。---NSFC啥时候好哦，已经两天这样了
已经有3人回复
-
272求调剂
已经有6人回复
-
292求调剂
已经有5人回复
-
一志愿郑大材料学硕298分，求调剂
已经有3人回复
-
0856求调剂285
已经有10人回复
-
274求调剂
已经有6人回复
-
0805总分292，求调剂
已经有7人回复
-
299求调剂
已经有5人回复
 |
2楼2013-10-13 09:48:20
10