| 查看: 2195 | 回复: 5 | ||||
| 当前只显示满足指定条件的回帖,点击这里查看本话题的所有回帖 | ||||
王致远金虫 (著名写手)
|
[求助]
询问ZnO FET输出特性曲线(Ids~Vds)有偏移的问题。
|
|||
资料 | 材料方面学习 | 光电资源 |
» 猜你喜欢
垃圾破二本职称评审标准
已经有5人回复
三无产品还有机会吗
已经有4人回复
投稿返修后收到这样的回复,还有希望吗
已经有7人回复
压汞仪和BET测气凝胶孔隙率
已经有4人回复
博士申请都是内定的吗?
已经有14人回复
谈谈两天一夜的“延安行”
已经有13人回复
氨基封端PDMS和HDI反应快速固化
已经有11人回复
之前让一硕士生水了7个发明专利,现在这7个获批发明专利的维护费可从哪儿支出哈?
已经有11人回复
论文投稿求助
已经有4人回复
Applied Surface Science 这个期刊。有哪位虫友投过的能把word模板发给我参考一下嘛
已经有3人回复
王致远
金虫 (著名写手)
- 应助: 5 (幼儿园)
- 金币: 2080.3
- 散金: 29
- 红花: 3
- 帖子: 1283
- 在线: 202小时
- 虫号: 1503408
- 注册: 2011-11-21
- 专业: 同步辐射技术及其应用
3楼2013-09-28 14:44:10
nomil
木虫 (初入文坛)
- 应助: 0 (幼儿园)
- 金币: 1533.5
- 帖子: 13
- 在线: 41.7小时
- 虫号: 1393076
- 注册: 2011-09-06
- 性别: GG
- 专业: 无机非金属类光电信息与功
【答案】应助回帖
★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★
王致远: 金币+30, ★★★★★最佳答案, 给出的解释很好!谢谢! 2013-09-28 14:40:36
王致远: 金币+30, ★★★★★最佳答案, 给出的解释很好!谢谢! 2013-09-28 14:40:36
|
我做的FET也有这种现象,原因是氧化硅片的漏电流太大了,栅极电压不仅仅提供电压,还提供电流,从栅极流向源极和漏极。 以数字源表测量FET特性,Source接地,Drain施加扫描电压Vds以及测量Ids,Gate施加固定偏压Vgs以及测量Ig。 当Vgs=0,且Vds=0时,显然Ids=0。 当Vgs>0,且Vds=0时,若SiO2层的绝缘效果不好(太薄,或者氧化不够彻底,有针孔等),将产生从栅极流向源极的电流Igs>0,以及从栅极流向漏极的电流Igd>0,测量出的Ids=-Igs<0,这就是电流Ids为负值的原因。 此外,你可以测量一下栅极电流Ig(=Igd+Igs)比较一下Ids与Ig的大小,按你这图的情况来看,应该差不多,甚至可能Ig比Ids大,这样栅极的调控特性不明显,测出来的FET特性不准确。 好的FET器件,氧化硅片的漏电流比较好,至少在nA以下,最好Ids比Ig大100百倍以上,漏电流Ig的影响才可以忽略。 |
2楼2013-09-20 15:54:56
nomil
木虫 (初入文坛)
- 应助: 0 (幼儿园)
- 金币: 1533.5
- 帖子: 13
- 在线: 41.7小时
- 虫号: 1393076
- 注册: 2011-09-06
- 性别: GG
- 专业: 无机非金属类光电信息与功
4楼2013-10-14 21:28:22
13277942375
木虫 (小有名气)
- 应助: 12 (小学生)
- 金币: 1668.6
- 散金: 594
- 帖子: 237
- 在线: 83.6小时
- 虫号: 2720391
- 注册: 2013-10-13
- 性别: GG
- 专业: 其他无机非金属材料

5楼2015-12-08 09:40:56













回复此楼