| 查看: 2296 | 回复: 5 | |||
王致远金虫 (著名写手)
|
[求助]
询问ZnO FET输出特性曲线（Ids~Vds）有偏移的问题。
|
|
各位大神好： 本人最近做了ZnO FET进行了测试，电路连接如图1，实验结果如图2. 用PLD在100nm SiO2/Si(100)上生长了100nm的ZnO，其中Si（100）为n-type，电阻率为1~10Ω·cm。 然后用热蒸发的方式在ZnO上面做了Au电极。电极间距400um，长度2mm。栅极做在衬底Si上，用银胶做了一个点接触点，或者整个背部都涂上银胶，都做过。结果几乎一致，如图2. 图2中，栅压Vgs=0V时，源漏电压Vds=0V，Ids~0A, 但是当Vgs＞0V时，源漏电压Vds=0V，Ids有一定的负值！？这是为什么，不应该是0么？ 设定栅压Vgs=10V，用万用表测试了漏极和栅极之间的电压（此时两电极之间没有接源表），两电极之间竟有电压 Vds~2V！！！不应该是0V么？ 总之，我的疑问就是图2中为什么Vds=0V时，电流不为0，而是一定的负值！！！  图 1.png  图 2.png |
回复此楼
nomil
木虫 (初入文坛)
- 应助: 0 (幼儿园)
- 金币: 1533.5
- 帖子: 13
- 在线: 41.7小时
- 虫号: 1393076
- 注册: 2011-09-06
- 性别: GG
- 专业: 无机非金属类光电信息与功
【答案】应助回帖
★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★ ★
王致远: 金币+30, ★★★★★最佳答案, 给出的解释很好！谢谢！ 2013-09-28 14:40:36
王致远: 金币+30, ★★★★★最佳答案, 给出的解释很好！谢谢！ 2013-09-28 14:40:36
|
我做的FET也有这种现象，原因是氧化硅片的漏电流太大了，栅极电压不仅仅提供电压，还提供电流，从栅极流向源极和漏极。 以数字源表测量FET特性，Source接地，Drain施加扫描电压Vds以及测量Ids，Gate施加固定偏压Vgs以及测量Ig。 当Vgs=0，且Vds=0时，显然Ids=0。 当Vgs>0，且Vds=0时，若SiO2层的绝缘效果不好（太薄，或者氧化不够彻底，有针孔等），将产生从栅极流向源极的电流Igs>0，以及从栅极流向漏极的电流Igd>0，测量出的Ids=-Igs<0，这就是电流Ids为负值的原因。 此外，你可以测量一下栅极电流Ig（=Igd+Igs）比较一下Ids与Ig的大小，按你这图的情况来看，应该差不多，甚至可能Ig比Ids大，这样栅极的调控特性不明显，测出来的FET特性不准确。 好的FET器件，氧化硅片的漏电流比较好，至少在nA以下，最好Ids比Ig大100百倍以上，漏电流Ig的影响才可以忽略。 |
2楼2013-09-20 15:54:56
王致远
金虫 (著名写手)
- 应助: 5 (幼儿园)
- 金币: 2080.3
- 散金: 29
- 红花: 3
- 帖子: 1283
- 在线: 202小时
- 虫号: 1503408
- 注册: 2011-11-21
- 专业: 同步辐射技术及其应用
3楼2013-09-28 14:44:10
nomil
木虫 (初入文坛)
- 应助: 0 (幼儿园)
- 金币: 1533.5
- 帖子: 13
- 在线: 41.7小时
- 虫号: 1393076
- 注册: 2011-09-06
- 性别: GG
- 专业: 无机非金属类光电信息与功
4楼2013-10-14 21:28:22
13277942375
木虫 (小有名气)
- 应助: 12 (小学生)
- 金币: 1668.6
- 散金: 594
- 帖子: 237
- 在线: 83.6小时
- 虫号: 2720391
- 注册: 2013-10-13
- 性别: GG
- 专业: 其他无机非金属材料
5楼2015-12-08 09:40:56
6楼2017-08-25 10:02:29
50