24小时热门版块排行榜    

查看: 2217  |  回复: 5
当前只显示满足指定条件的回帖,点击这里查看本话题的所有回帖

王致远

金虫 (著名写手)

[求助] 询问ZnO FET输出特性曲线(Ids~Vds)有偏移的问题。

各位大神好:
本人最近做了ZnO FET进行了测试,电路连接如图1,实验结果如图2.

    用PLD在100nm SiO2/Si(100)上生长了100nm的ZnO,其中Si(100)为n-type,电阻率为1~10Ω·cm。
  然后用热蒸发的方式在ZnO上面做了Au电极。电极间距400um,长度2mm。栅极做在衬底Si上,用银胶做了一个点接触点,或者整个背部都涂上银胶,都做过。结果几乎一致,如图2.
  图2中,栅压Vgs=0V时,源漏电压Vds=0V,Ids~0A,
            但是当Vgs>0V时,源漏电压Vds=0V,Ids有一定的负值!?这是为什么,不应该是0么?
       设定栅压Vgs=10V,用万用表测试了漏极和栅极之间的电压(此时两电极之间没有接源表),两电极之间竟有电压 Vds~2V!!!不应该是0V么?
    总之,我的疑问就是图2中为什么Vds=0V时,电流不为0,而是一定的负值!!!
询问ZnO  FET输出特性曲线(Ids~Vds)有偏移的问题。
图 1.png


询问ZnO  FET输出特性曲线(Ids~Vds)有偏移的问题。-1
图 2.png
回复此楼
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

王致远

金虫 (著名写手)

引用回帖:
2楼: Originally posted by nomil at 2013-09-20 15:54:56
我做的FET也有这种现象,原因是氧化硅片的漏电流太大了,栅极电压不仅仅提供电压,还提供电流,从栅极流向源极和漏极。
以数字源表测量FET特性,Source接地,Drain施加扫描电压Vds以及测量Ids,Gate施加固定偏压Vg ...

的确 Ig>Ids。谢谢您的指导!
请问SiO2层需要多厚 可有有效的 尽可能的避免这个问题?
同时也问一下,你们也用过SiO2片么?你们用的质量好的SiO2片,就是可以作为栅极氧化物的,是在哪里购买的?具体参数是什么?

谢谢您!
3楼2013-09-28 14:44:10
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
相关版块跳转 我要订阅楼主 王致远 的主题更新
信息提示
请填处理意见