[交流] 做外延三五族氮化物薄膜，有时需要高阻材料，这是为什么？

» 猜你喜欢

到新单位后，换了新的研究方向，没有团队，持续积累2区以上论文，能申请到面上吗已经有7人回复
申请2026年博士已经有5人回复
天津工业大学郑柳春团队欢迎化学化工、高分子化学或有机合成方向的博士生和硕士生加入已经有5人回复
寻求一种能扛住强氧化性腐蚀性的容器密封件已经有6人回复
2025冷门绝学什么时候出结果已经有7人回复
请问有评职称，把科研教学业绩算分排序的高校吗已经有6人回复
Bioresource Technology期刊，第一次返修的时候被退回好几次了已经有7人回复
请问哪里可以有青B申请的本子可以借鉴一下。已经有4人回复
请问下大家为什么这个铃木偶联几乎不反应呢已经有5人回复
康复大学泰山学者周祺惠团队招收博士研究生已经有6人回复

» 本主题相关商家推荐: (我也要在这里推广)

» 抢金币啦！回帖就可以得到:
查看全部散金贴

1楼2012-09-09 21:39:17

lin14051

至尊木虫 (著名写手)

应助: 0 (幼儿园)
金币: 11689.3
帖子: 1327
在线: 376.9小时
虫号: 664605

★
小木虫: 金币+0.5, 给个红包，谢谢回帖

顶楼上！
如果使用蓝宝石衬底，由于蓝宝石材料本身的导热率很差，所以不适合制作HEMT等微波功率器件，制作LED还是可以的。
为了提高导热率，衬底通常采用SiC，由于SiC衬底的绝缘性不是很好，获得高阻的SiC衬底的成本太高，所以必须提高充当buffer层的GaN材料的电阻率，使得HEMT器件中2DEG与衬底隔离开。

5楼2012-09-21 16:44:56

查看全部 6 个回答

alienpig

木虫 (正式写手)

应助: 21 (小学生)
金币: 2469.9
帖子: 409
在线: 278.8小时
虫号: 430801

★ ★
小木虫: 金币+0.5, 给个红包，谢谢回帖
蒋青松: 金币+1, 鼓励交流 2012-09-10 08:08:56

楼主指的高电阻薄膜是什么？是用在什么方面？问题太宽泛了
一般来讲，做mosfet或者hemt，需要接近本征或者是补偿掺杂的半导体做cap或者buffer，也就是高阻。以减小Gate leakage和drain-substrate leakage。
霍尔效应的确超量程，不过这种电阻值一般不需要知道啊。
希望有帮助

» 本帖已获得的红花（最新10朵）

MANOWAR

2楼2012-09-10 00:05:17

MANOWAR

金虫 (正式写手)

应助: 33 (小学生)
金币: 2189.5
帖子: 483
在线: 136.8小时
虫号: 1177958

送鲜花一朵

引用回帖:

2楼: Originally posted by alienpig at 2012-09-10 00:05:17
楼主指的高电阻薄膜是什么？是用在什么方面？问题太宽泛了
一般来讲，做mosfet或者hemt，需要接近本征或者是补偿掺杂的半导体做cap或者buffer，也就是高阻。以减小Gate leakage和drain-substrate leakage。
霍尔效 ...

谢谢您的回答~
其实就是蓝宝石上外延的GaN薄膜，很多研究或者介绍都说非故意掺杂的GaN显示为n型，并且背景载流子浓度也挺高，于是我就想知道一下外延的GaN薄膜电阻率应该为多少，但是测不太出来。
为什么背景电子浓度挺高，但是电阻值又很大呢？不是应该比较低才对么？
另外，对于HEMT，如果采用蓝宝石衬底，蓝宝石是绝缘的，那么所谓的漏-衬底漏电的物理机制是什么？此外，栅一般不是都做在势垒层上么？还可能有介质，那么buffer层电阻率提高了，又是怎么减少栅漏电的呢？
请大侠不吝赐教~先送上鲜花一朵~

3楼2012-09-10 08:57:35

alienpig

木虫 (正式写手)

应助: 21 (小学生)
金币: 2469.9
帖子: 409
在线: 278.8小时
虫号: 430801

★
小木虫: 金币+0.5, 给个红包，谢谢回帖

引用回帖:

3楼: Originally posted by MANOWAR at 2012-09-10 08:57:35
谢谢您的回答~
其实就是蓝宝石上外延的GaN薄膜，很多研究或者介绍都说非故意掺杂的GaN显示为n型，并且背景载流子浓度也挺高，于是我就想知道一下外延的GaN薄膜电阻率应该为多少，但是测不太出来。
为什么背景电子 ...

大侠算不上，矬人一个
我试着说一说吧，一般认为会有蓝宝石中的氧扩散进buffer，导致杂质高，但并不一定导致电阻值大，因为可能会有mocvd时引入的C杂质，类似补偿掺杂。另外，一般用作hemt的wafer中buffer会进行Fe掺杂，进行补偿。
至于漏电，我也不是很清楚，个人理解是如果衬底漏电，那么相当于增加了一个导电通路，bulk的迁移率肯定低于2DEG的，对gm，Id肯定是很不利的。也就电子Drain->Sub->Source。Gate-Drain leakage和击穿有关系吧。
介质什么的工艺一直都是难点吧，表面有很多trapping，我记得还有一个什么电流崩塌效应就跟这个有关。

4楼2012-09-11 01:46:22