| 查看: 618 | 回复: 2 | |||
[交流]
【求助】初学者，求大神们看下这段简单的verilog代码 【已解决】 已有2人参与
|
|
初始输出out为0 我是想在20个时钟上升沿之后让out为1 要求使用repeat语句 module add_delay20(out,clock); output reg out; input clock; integer count; initial begin out=1'b0; counter=1; repeat(20) begin always@(posedge clock) count=count+1; end out=1'b1; end endmodule 初试，轻拍  Error (10170): Verilog HDL syntax error at add_delay20.v(11) near text "always"; expecting "end" 终于搞对了！！！！ module add_delay20(out,clock); output reg out; input clock; integer count; initial out=1'b0; initial begin count=1; repeat(20) @(posedge clock) count=count+1; out=1'b1; end endmodule  真不容易哈哈哈开心 [ Last edited by rosary on 2010-11-5 at 10:46 ] |
回复此楼» 猜你喜欢
0703化学求调剂
已经有6人回复
-
一志愿中南大学化学学硕0703总分337求调剂
已经有6人回复
-
考研化学308分求调剂
已经有9人回复
-
求调剂 一志愿 本科 北科大 化学 343
已经有4人回复
-
一志愿吉林大学材料与化工303分求调剂
已经有3人回复
-
各位老师您好：本人初试372分
已经有3人回复
-
B区考研调剂
已经有5人回复
-
284求调剂
已经有12人回复
-
求调剂，一志愿:南京航空航天大学大学 ，080500材料科学与工程学硕，总分289分
已经有6人回复
-
289材料与化工（085600）B区求调剂
已经有5人回复
yalefield
金虫 (文坛精英)
老汉一枚
- 应助: 129 (高中生)
- 贵宾: 0.17
- 金币: 21238.9
- 散金: 3440
- 红花: 66
- 帖子: 12101
- 在线: 759.1小时
- 虫号: 96063
- 注册: 2005-10-07
- 专业: 高等教育学
- 管辖: 计算模拟
2楼2010-11-04 16:54:06
3楼2010-11-04 19:09:59
