| 查看: 2877 | 回复: 1 | |||
[求助]
vivado在validate design 报错 。在线等。急。
|
|
vivado在validate design 报错？ 错误提示是： [BD 41-237] Bus Interface property CLK_DOMAIN does not match between /axi_interconnect_0/s02_couplers/s02_data_fifo/S_AXI(/clk_wiz_0_clk_out1) and /microblaze_2/M_AXI_DP(design2_micro2) 上述问题怎么解决。 已经试过http://china.xilinx.com/support/answers/56611.html的方法，把micro2外部输入时钟的clk domain 改成clk_wiz_0_clk_out1，仍不行。端口确定是时钟端口而不是普通的IO 口。 |
回复此楼» 猜你喜欢
遇见不省心的家人很难过
已经有23人回复
-
天津大学招2026.09的博士生，欢迎大家推荐交流（博导是本人）
已经有6人回复
-
AI 太可怕了，写基金时，提出想法，直接生成的文字比自己想得深远，还有科学性
已经有6人回复
-
有院领导为了换新车，用横向课题经费买了俩车
已经有9人回复
-
酰胺脱乙酰基
已经有13人回复
-
博士延得我，科研能力直往上蹿
已经有8人回复
-
同年申请2项不同项目，第1个项目里不写第2个项目的信息，可以吗
已经有4人回复
-
有时候真觉得大城市人没有县城人甚至个体户幸福
已经有10人回复
feixiaolin
荣誉版主 (文坛精英)
-
专家经验: +518 - 信息EPI: 3
- 应助: 942 (博后)
- 贵宾: 1.275
- 金币: 3430
- 散金: 58785
- 红花: 532
- 沙发: 11
- 帖子: 24215
- 在线: 2601.8小时
- 虫号: 2139575
- 注册: 2012-11-21
- 专业: 光学信息获取与处理
- 管辖: 数学
2楼2016-09-21 07:49:13