| 查看: 2921 | 回复: 1 | |||
[求助]
vivado在validate design 报错 。在线等。急。
|
|
vivado在validate design 报错？ 错误提示是： [BD 41-237] Bus Interface property CLK_DOMAIN does not match between /axi_interconnect_0/s02_couplers/s02_data_fifo/S_AXI(/clk_wiz_0_clk_out1) and /microblaze_2/M_AXI_DP(design2_micro2) 上述问题怎么解决。 已经试过http://china.xilinx.com/support/answers/56611.html的方法，把micro2外部输入时钟的clk domain 改成clk_wiz_0_clk_out1，仍不行。端口确定是时钟端口而不是普通的IO 口。 |
回复此楼» 猜你喜欢
系统今天又提示维护了，估计离放榜不远了
已经有15人回复
-
2026年国自然面上资助率
已经有7人回复
-
微信指数没变化，科研之友没阅读
已经有17人回复
-
申请2027年材料/化学类博士
已经有5人回复
-
你们的时间戳变了吗
已经有4人回复
-
小木虫看见有人已经知道结果了
已经有17人回复
-
今年的WR进展到哪一步了？
已经有9人回复
-
产物和副产物价值比较
已经有5人回复
-
时间戳他又来了
已经有17人回复
-
这个自发加氧反应的机理是什么？
已经有7人回复
feixiaolin
荣誉版主 (文坛精英)
-
专家经验: +518 - 信息EPI: 3
- 应助: 942 (博后)
- 贵宾: 1.275
- 金币: 3881
- 散金: 58785
- 红花: 532
- 沙发: 11
- 帖子: 24215
- 在线: 2601.8小时
- 虫号: 2139575
- 注册: 2012-11-21
- 专业: 光学信息获取与处理
- 管辖: 数学
2楼2016-09-21 07:49:13