| 查看: 2905 | 回复: 1 | |||
[求助]
vivado在validate design 报错 。在线等。急。
|
|
vivado在validate design 报错？ 错误提示是： [BD 41-237] Bus Interface property CLK_DOMAIN does not match between /axi_interconnect_0/s02_couplers/s02_data_fifo/S_AXI(/clk_wiz_0_clk_out1) and /microblaze_2/M_AXI_DP(design2_micro2) 上述问题怎么解决。 已经试过http://china.xilinx.com/support/answers/56611.html的方法，把micro2外部输入时钟的clk domain 改成clk_wiz_0_clk_out1，仍不行。端口确定是时钟端口而不是普通的IO 口。 |
回复此楼» 猜你喜欢
售SCI文章，我:8.O.5.51O.5.4,科目齐全,可十急
已经有4人回复
-
售SCI文章，我:8.O.5.51O.5.4,科目齐全,可十急
已经有4人回复
-
囍
已经有3人回复
-
O(∩_∩)O
已经有3人回复
-
T^T
已经有4人回复
-
O(∩_∩)O
已经有5人回复
-
π_π
已经有3人回复
-
T^T
已经有3人回复
-
售SCI文章，我:8.O.5.51O.5.4,科目齐全,可十急
已经有4人回复
-
售SCI文章，我:8.O.5.51O.5.4,科目齐全,可十急
已经有3人回复
feixiaolin
荣誉版主 (文坛精英)
-
专家经验: +518 - 信息EPI: 3
- 应助: 942 (博后)
- 贵宾: 1.275
- 金币: 3881
- 散金: 58785
- 红花: 532
- 沙发: 11
- 帖子: 24215
- 在线: 2601.8小时
- 虫号: 2139575
- 注册: 2012-11-21
- 专业: 光学信息获取与处理
- 管辖: 数学
2楼2016-09-21 07:49:13
