| 查看: 1267 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
366求调剂
已经有9人回复
-
材料工程085601，270求调剂
已经有37人回复
-
279学硕食品专业求调剂院校
已经有18人回复
-
290调剂生物0860
已经有31人回复
-
一志愿085802 323分求调剂
已经有13人回复
-
277求调剂
已经有23人回复
-
322求调剂，08工科
已经有4人回复
-
材料工程281还有调剂机会吗
已经有30人回复
-
化学070300 求调剂
已经有16人回复
-
化工学硕294分，求导师收留
已经有12人回复
2楼2016-03-28 10:03:22
