| 查看: 1358 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
售SCI一区T0P文章，我:8.O.55.1.O.5.4,科目全,可+急
已经有6人回复
-
售一区SCI文章T0P，我:8O.551.O54,科目全,可十急
已经有4人回复
-
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有5人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有6人回复
-
售SCI一区T0P文章，我:8O.55.1.O.5.4,科目齐全,可+急
已经有7人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.54,科目齐全,可+急
已经有7人回复
-
售SCI文章，我:8O5.5.1.O.54,科目齐全,可+急
已经有10人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有9人回复
-
售SCI一区文章，我:8.O.55.1.O.54,科目齐全,可伽急
已经有8人回复
-
各位基础老师们，看完中央《从严治党》的决定后，对学术界更加有信心了吧
已经有5人回复
2楼2016-03-28 10:03:22