| 查看: 1257 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
北科281学硕材料求调剂
已经有9人回复
-
306求0703调剂一志愿华中师范
已经有6人回复
-
276求调剂。有半年电池和半年高分子实习经历
已经有8人回复
-
接收2026硕士调剂(学硕+专硕)
已经有3人回复
-
材料与化工考研调剂
已经有3人回复
-
081700 调剂 267分
已经有3人回复
-
一志愿重庆大学085700资源与环境，总分308求调剂
已经有3人回复
-
336化工调剂
已经有4人回复
-
08工学调剂
已经有10人回复
-
263求调剂
已经有6人回复
2楼2016-03-28 10:03:22
40
