| 查看: 1271 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
导师各种操作恶心咋办
已经有6人回复
-
2026年申博-电池方向
已经有6人回复
-
2026博士申请求助
已经有5人回复
-
研究生做的很差，你们会让毕业吗？
已经有11人回复
-
求碳排放博导；方向是LCA、生命周期可持续发展以及碳排放
已经有7人回复
-
2026博士或科研助理转27年博士
已经有7人回复
-
急招2026年9月份入学博士
已经有3人回复
-
国自科送审了吗
已经有11人回复
-
博士招生
已经有5人回复
2楼2016-03-28 10:03:22