| 查看: 1234 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
参与限项
已经有5人回复
-
推荐一本书
已经有7人回复
-
有没有人能给点建议
已经有5人回复
-
假如你的研究生提出不合理要求
已经有12人回复
-
全日制（定向）博士
已经有5人回复
-
萌生出自己或许不适合搞科研的想法，现在跑or等等看？
已经有4人回复
-
Materials Today Chemistry审稿周期
已经有4人回复
-
对氯苯硼酸纯化
已经有3人回复
-
所感
已经有4人回复
-
要不要辞职读博？
已经有7人回复
2楼2016-03-28 10:03:22