| 查看: 1305 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
面上再次挂了，太难了，躺也躺不了，倦也卷不过，小学校之殇！
已经有3人回复
-
2026年国自然面上资助率
已经有11人回复
-
微信指数没变化，科研之友没阅读
已经有18人回复
-
基础研究怎么拉横向，学校到款任务越来越多，难以完成 拉横向，都有哪些途径啊
已经有8人回复
-
HXDI做水性聚氨酯乳液，是不是特别容易出渣
已经有3人回复
-
小木虫看见有人已经知道结果了
已经有19人回复
-
系统今天又提示维护了，估计离放榜不远了
已经有15人回复
-
申请2027年材料/化学类博士
已经有5人回复
-
你们的时间戳变了吗
已经有4人回复
-
今年的WR进展到哪一步了？
已经有9人回复
2楼2016-03-28 10:03:22