| 查看: 1284 | 回复: 1 | |||
[交流]
FPGA利用DCM分频 已有1人参与
|
|
我现在FPGA使用的是20MHz的晶振，想生成一个166kHz的时钟，也就是原晶振的150分之一； 利用ISE内部的CLOCK WIZARD分频，但是无法在内部直接分频成166KHz，说是不在可接受的频率范围内； 然后我修改了相关设置使得CLOCK WIZARD把一个输入为474MHz的时钟分频为3.16MHz，也是输入时钟的150分之一； 再利用这个生成的ip core接20MHz的时钟，通过ISim仿真也能得到166KHz的时钟，实现了最初的目标； 这样生成的166KHz时钟是不是也是可以使用的？ 如果可以使用的话为什么CLOCK WIZARD不能直接设置成输入20MHz然后输出166KHz？ |
回复此楼» 猜你喜欢
重庆理工大学副校长遇刺身亡 传涉案副教授疑因积怨行凶
已经有7人回复
-
[急招]吉林大学招收26年9月入学考核制博士生1名，截止今晚24点前
已经有3人回复
-
前几天时间戳更新了
已经有13人回复
-
AASSDDFF
已经有3人回复
-
→_→
已经有3人回复
-
面上项目没有好文章就没希望了吗？
已经有20人回复
-
还有课题组有博士名额吗
已经有6人回复
-
博士申请
已经有3人回复
2楼2016-03-28 10:03:22