24小时热门版块排行榜    

查看: 996  |  回复: 4

千年凌魄

新虫 (小有名气)

[求助] 非阻塞赋值时延 已有1人参与

begin
#3 a<=1;
#5 a<=0;
#7 a<=1;
end
波形结果是?
回复此楼

» 猜你喜欢

已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

一个人的娱乐

新虫 (小有名气)

2楼2015-09-18 08:53:57
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

lcpcsky

新虫 (初入文坛)

多年前我也很好奇这个问题,综合结果应该和模拟结果是不同的,记得是因为综合的时候没有硬件机构能实现这种延迟?

坐等高手解答。如果确实没法综合出和模拟一样的波形,verilog和VHDL干嘛还提供这样的语法呢……?!
3楼2015-11-26 18:42:10
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

eeupdate

新虫 (初入文坛)

【答案】应助回帖

做仿真时,波形就是一条逻辑电平为1的直线,这种语句没有意义,这种语句无法综合出实际的电路,而且仿真时也没人这么写
4楼2016-08-12 19:19:06
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

eeupdate

新虫 (初入文坛)

【答案】应助回帖

不好意思,说错了,在仿真时,不管采用阻塞赋值还是非阻塞赋值,电平都是的按照顺序高-低-高
5楼2016-08-12 20:05:29
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
相关版块跳转 我要订阅楼主 千年凌魄 的主题更新
信息提示
请填处理意见