| 查看: 308 | 回复: 0 | ||
[求助]
FPGA原理图的乘法器
|
我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， clip_image002.gif |
回复此楼» 猜你喜欢
计算机、0854电子信息（085401-058412）调剂
已经有4人回复
-
基金申报
已经有3人回复
-
国自然申请面上模板最新2026版出了吗？
已经有9人回复
-
溴的反应液脱色
已经有6人回复
-
纳米粒子粒径的测量
已经有7人回复
-
常年博士招收(双一流，工科)
已经有4人回复
-
推荐一本书
已经有10人回复
-
参与限项
已经有5人回复
-
有没有人能给点建议
已经有5人回复
-
假如你的研究生提出不合理要求
已经有12人回复