| 查看: 346 | 回复: 0 | ||
[求助]
FPGA原理图的乘法器
|
我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， clip_image002.gif |
回复此楼» 猜你喜欢
面上再次挂了，太难了，躺也躺不了，倦也卷不过，小学校之殇！
已经有27人回复
-
8月时间戳变的，举个手。玩一下，释放压力
已经有4人回复
-
UV压敏胶开发
已经有6人回复
-
有没有H口的？有收到消息的吗？
已经有3人回复
-
十年后又回来了，论文投稿求助
已经有3人回复
-
纯娱乐，不喜欢勿喷
已经有10人回复
-
面上提前没消息，有中的吗
已经有18人回复
-
娱乐
已经有4人回复
-
系统今天又提示维护了，估计离放榜不远了
已经有16人回复
-
一个有机合成实验室都需要哪些设备？
已经有10人回复