| 查看: 329 | 回复: 0 | ||
[求助]
FPGA原理图的乘法器
|
|
我是用的ise的软件,为了赶进度,用的是原理图设计,1.在用booth编码器编码出部分积后,形成的跟乘法一样的那种阶梯结构,那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路,进行扩展的,具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩,原理图怎么弄,谢谢大神指教,如果完美解答,另有报酬, clip_image002.gif |
» 猜你喜欢
博士申请
已经有6人回复
评审有感
已经有11人回复
面上本子正文33页,违规吗?会被低分嘛?
已经有10人回复
国自然上会要求
已经有9人回复
今年审到国自然15份,谈谈感受
已经有16人回复
上海大学实验技术岗位非升即走
已经有8人回复
考博自荐
已经有6人回复
青C资助名额大幅增加!
已经有16人回复
重磅!青年科学基金项目(C类)资助增幅预计超过50%
已经有10人回复
我在等一个没有答案的答案
已经有3人回复












回复此楼