| 查看: 358 | 回复: 0 | ||
[求助]
FPGA原理图的乘法器
|
我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， clip_image002.gif |
回复此楼» 猜你喜欢
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有6人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有7人回复
-
售SCI-T0P文章，我:8O.5.5.1.O.54,科目齐全,可+急
已经有3人回复
-
售SCI文章，我:8O5.5.1.O.54,科目齐全,可+急
已经有11人回复
-
售SCI一区文章，我:8.O.55.1.O.54,科目齐全,可伽急
已经有9人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.5.4,科目全,可+急
已经有6人回复
-
售一区SCI文章T0P，我:8O.551.O54,科目全,可十急
已经有4人回复
-
售SCI一区T0P文章，我:8O.55.1.O.5.4,科目齐全,可+急
已经有7人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.54,科目齐全,可+急
已经有7人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有9人回复