| 查看: 326 | 回复: 0 | ||
[求助]
FPGA原理图的乘法器
|
我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， clip_image002.gif |
回复此楼» 猜你喜欢
求调剂推荐
已经有7人回复
-
289 分105500药学专硕求调剂(找B区学校)
已经有4人回复
-
0854求调剂
已经有13人回复
-
初试324 中药学 一志愿天中医 求调剂
已经有3人回复
-
药学求调剂
已经有14人回复
-
327求调剂
已经有27人回复
-
急需调剂
已经有5人回复
-
300求调剂
已经有7人回复
-
271求调剂
已经有33人回复
-
273求调剂
已经有8人回复
10