| 查看: 310 | 回复: 0 | |||
[求助]
FPGA原理图的乘法器
|
我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， clip_image002.gif |
回复此楼» 猜你喜欢
交叉科学部支持青年基金，对三无青椒是个机会吗？
已经有4人回复
-
招博士
已经有6人回复
-
限项规定
已经有8人回复
-
国家基金申请书模板内插入图片不可调整大小?
已经有5人回复
-
国家级人才课题组招收2026年入学博士
已经有5人回复
-
Fe3O4@SiO2合成
已经有6人回复
-
青年基金C终止
已经有4人回复
-
青椒八年已不青，大家都被折磨成啥样了？
已经有7人回复
-
为什么nbs上溴 没有产物点出现呢
已经有10人回复
-
救命帖
已经有11人回复