| 查看: 428 | 回复: 1 | |||
[求助]
《静电势》静电势相对正常晶体未变化的缺陷对半导体电学性能影响？
|
|
请问，看了篇文章说孪晶界面的静电势相对基体变化很小（0.01ev），那我可以理解为它对载流子输运，电阻率等电学性能是没有影响的吗？ 但是有篇文献又说，孪晶界面是电子反射中心或者复合中心 静电势到底有什么意义？ 静电势和基体相差多大时，是对电学性能影响不能忽略的？ |
回复此楼» 猜你喜欢
欢迎发来filecode的Mz6后的代码验证其规律
已经有123人回复
-
今天基金会出结果吗？20260819
已经有13人回复
-
时间戳变了，能看出什么问题？
已经有16人回复
-
filecode，4个jtjc了
已经有13人回复
-
为什么余额宝的年化利率越来越低？主要原因有哪些？
已经有5人回复
-
今天放榜没戏了吧
已经有5人回复
-
今天放榜吗？
已经有15人回复
-
filecode=后面第一个是大写字母
已经有12人回复
-
2027广东省杰青
已经有10人回复
-
朋友圈看到的
已经有8人回复
 |
2楼2014-11-19 11:16:40
