| 查看: 386 | 回复: 1 | ||
[求助]
《静电势》静电势相对正常晶体未变化的缺陷对半导体电学性能影响？
|
|
请问，看了篇文章说孪晶界面的静电势相对基体变化很小（0.01ev），那我可以理解为它对载流子输运，电阻率等电学性能是没有影响的吗？ 但是有篇文献又说，孪晶界面是电子反射中心或者复合中心 静电势到底有什么意义？ 静电势和基体相差多大时，是对电学性能影响不能忽略的？ |
回复此楼» 猜你喜欢
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有3人回复
-
评审有感
已经有27人回复
-
论文撤稿了
已经有7人回复
-
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有4人回复
-
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有3人回复
-
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有3人回复
-
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有5人回复
-
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有4人回复
-
河北省自然科学基金
已经有9人回复
-
售SCI一区T0P文章，我:8.O.5.5.1.O.5.4,科目齐全,可+急
已经有8人回复
 |
2楼2014-11-19 11:16:40
10