| 查看: 1241 | 回复: 0 | |||
[求助]
在编写verilog程序中，如何设计使用RAM核，来实现8192点的数据累加？
|
| 我在先前已经用FFT核做好了15组8192点的快速傅里叶变换，现在就是想将这15组8192点的数据，对应位置的累加起来，怎样才能实现呢？可以用RAM实现吗？我的想法是每做完一组8192点数据的FFT，就将RAM中的上一组结果一一取出来，将他们相加，再放回到原来的RAM中的位置，可是具体的verilog代码怎么写呢？S呵呵 |
回复此楼» 猜你喜欢
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有4人回复
-
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有4人回复
-
售SCI一区T0P文章，我:8.O.55.1.O54,科目全,可伽急
已经有4人回复
-
售SCI一区T0P文章，我:8.O.55.1.O54,科目全,可伽急
已经有4人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.54,科目齐全,可+急
已经有4人回复
-
售SCI文章，我:8O5.5.1.O.54,科目齐全,可+急
已经有7人回复
-
现代”学阀”该如何界定
已经有3人回复
-
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有3人回复
-
国社科系统bug了，是不是要放榜了？
已经有9人回复
-
申博发邮件
已经有9人回复