| 查看: 1173 | 回复: 0 | ||
[求助]
在编写verilog程序中，如何设计使用RAM核，来实现8192点的数据累加？
|
| 我在先前已经用FFT核做好了15组8192点的快速傅里叶变换，现在就是想将这15组8192点的数据，对应位置的累加起来，怎样才能实现呢？可以用RAM实现吗？我的想法是每做完一组8192点数据的FFT，就将RAM中的上一组结果一一取出来，将他们相加，再放回到原来的RAM中的位置，可是具体的verilog代码怎么写呢？S呵呵 |
回复此楼» 猜你喜欢
面上项目申报
已经有3人回复
-
有时候真觉得大城市人没有县城人甚至个体户幸福
已经有5人回复
-
酰胺脱乙酰基
已经有9人回复
-
CSC & MSCA 博洛尼亚大学能源材料课题组博士/博士后招生｜MSCA经费充足、排名优
已经有5人回复
-
有70后还继续奋斗在职场上的吗？
已经有6人回复
-
博士延得我，科研能力直往上蹿
已经有7人回复
-
退学或坚持读
已经有27人回复
-
面上基金申报没有其他的参与者成吗
已经有5人回复
-
遇见不省心的家人很难过
已经有22人回复