| 查看: 1212 | 回复: 0 | ||
[求助]
在编写verilog程序中，如何设计使用RAM核，来实现8192点的数据累加？
|
| 我在先前已经用FFT核做好了15组8192点的快速傅里叶变换，现在就是想将这15组8192点的数据，对应位置的累加起来，怎样才能实现呢？可以用RAM实现吗？我的想法是每做完一组8192点数据的FFT，就将RAM中的上一组结果一一取出来，将他们相加，再放回到原来的RAM中的位置，可是具体的verilog代码怎么写呢？S呵呵 |
回复此楼» 猜你喜欢
o>_<o
已经有4人回复
-
T^T
已经有5人回复
-
售SCI文章，我:8.O.5.51O.5.4,科目齐全,可十急
已经有3人回复
-
O(∩_∩)O
已经有4人回复
-
面上项目没有好文章就没希望了吗？
已经有21人回复
-
[急招]吉林大学招收26年9月入学考核制博士生1名，截止今晚24点前
已经有4人回复
-
重庆理工大学副校长遇刺身亡 传涉案副教授疑因积怨行凶
已经有7人回复
-
前几天时间戳更新了
已经有13人回复
-
AASSDDFF
已经有3人回复
-
→_→
已经有3人回复