| 查看: 1240 | 回复: 0 | ||
[求助]
在编写verilog程序中，如何设计使用RAM核，来实现8192点的数据累加？
|
| 我在先前已经用FFT核做好了15组8192点的快速傅里叶变换，现在就是想将这15组8192点的数据，对应位置的累加起来，怎样才能实现呢？可以用RAM实现吗？我的想法是每做完一组8192点数据的FFT，就将RAM中的上一组结果一一取出来，将他们相加，再放回到原来的RAM中的位置，可是具体的verilog代码怎么写呢？S呵呵 |
回复此楼» 猜你喜欢
浙江师范大学是怎么坑我的
已经有4人回复
-
闲聊
已经有6人回复
-
江苏省自然基金 什么时候出结果
已经有7人回复
-
浙江师范大学是怎么坑我的
已经有10人回复
-
求教各位大神：2026教育部人文社科青年基金项目何时公示呀？
已经有6人回复
-
面上有专家说实验设备不是我们单位的
已经有8人回复
-
科研求助
已经有4人回复