| 查看: 1218 | 回复: 0 | ||
[求助]
在编写verilog程序中，如何设计使用RAM核，来实现8192点的数据累加？
|
| 我在先前已经用FFT核做好了15组8192点的快速傅里叶变换，现在就是想将这15组8192点的数据，对应位置的累加起来，怎样才能实现呢？可以用RAM实现吗？我的想法是每做完一组8192点数据的FFT，就将RAM中的上一组结果一一取出来，将他们相加，再放回到原来的RAM中的位置，可是具体的verilog代码怎么写呢？S呵呵 |
回复此楼» 猜你喜欢
不要再数国自然申请书的 filecode 的分隔符个数了
已经有11人回复
-
祈祷青基必中
已经有15人回复
-
生命口会评
已经有12人回复
-
大龄残疾硕士的一点执念
已经有26人回复
-
27届辽宁大学应届毕业生申博
已经有3人回复
-
关于如何从代码看上不上会
已经有23人回复
-
chemdraw
已经有6人回复
-
b口会评
已经有6人回复
-
信息学部会评时间
已经有3人回复
-
在职考研
已经有7人回复