| 查看: 1204 | 回复: 0 | ||
[求助]
在编写verilog程序中,如何设计使用RAM核,来实现8192点的数据累加?
|
| 我在先前已经用FFT核做好了15组8192点的快速傅里叶变换,现在就是想将这15组8192点的数据,对应位置的累加起来,怎样才能实现呢?可以用RAM实现吗?我的想法是每做完一组8192点数据的FFT,就将RAM中的上一组结果一一取出来,将他们相加,再放回到原来的RAM中的位置,可是具体的verilog代码怎么写呢?S呵呵 |
» 猜你喜欢
评审有感
已经有15人回复
26/27申博自荐-锂/钠电池方向
已经有4人回复
同样的基金本子,换个专家直接从C变A!
已经有3人回复
别被青基扩招骗了!26年科研内卷才刚刚开始
已经有4人回复
26/27博士推荐
已经有4人回复
找博士生导师
已经有6人回复
2026博士还有哪些学校有名额
已经有8人回复
上海大学实验技术岗位非升即走
已经有10人回复
云南大学材料与能源学院解琳课题组钙钛矿博士招生
已经有4人回复
博士申请
已经有6人回复












回复此楼
30