| 查看: 500 | 回复: 1 | |||
Security-x木虫 (小有名气)
|
[交流]
VHDL语言已有1人参与
|
|
如何用VHDL语言写一个8位加法器！求助高手呀！ [ 发自手机版 http://muchong.com/3g ] |
回复此楼» 猜你喜欢
导师想让我从独立一作变成了共一第一
已经有8人回复
-
博士读完未来一定会好吗
已经有23人回复
-
到新单位后，换了新的研究方向，没有团队，持续积累2区以上论文，能申请到面上吗
已经有11人回复
-
读博
已经有4人回复
-
JMPT 期刊投稿流程
已经有4人回复
-
心脉受损
已经有5人回复
-
Springer期刊投稿求助
已经有4人回复
-
小论文投稿
已经有3人回复
-
申请2026年博士
已经有6人回复
jiangfeng235
金虫 (小有名气)
- 应助: 0 (幼儿园)
- 金币: 1312.5
- 帖子: 297
- 在线: 45.2小时
- 虫号: 1655662
- 注册: 2012-03-01
- 性别: GG
- 专业: 计算机体系结构
★
小木虫: 金币+0.5, 给个红包，谢谢回帖
小木虫: 金币+0.5, 给个红包，谢谢回帖
|
LIBRARY IEEE; USE IEEE.Std_Logic_1164.ALL; USE IEEE.Numeric_std.ALL; ENTITY adder IS PORT(a,b:In Std_Logic_Vector(7 DOWNTO 0); cin:IN Std_Logic; s: OUT Std_Logic_Vector(8DOWNTO 0); END adder; ARCHITECTURE behav_adder OF adder IS BEGIN s<=('0'&a)+('0'&b)+("00000000"&cin) END behav_adder; |
2楼2013-04-09 17:19:31