| 查看: 563 | 回复: 1 | |||
Security-x木虫 (小有名气)
|
[交流]
VHDL语言 已有1人参与
|
|
如何用VHDL语言写一个8位加法器！求助高手呀！ [ 发自手机版 http://muchong.com/3g ] |
回复此楼» 猜你喜欢
浙江师范大学是怎么坑我的
已经有15人回复
-
浙江师范大学是怎么坑我的
已经有4人回复
-
求教各位大神：2026教育部人文社科青年基金项目何时公示呀？
已经有6人回复
-
面上有专家说实验设备不是我们单位的
已经有8人回复
-
科研求助
已经有4人回复
jiangfeng235
金虫 (小有名气)
- 应助: 0 (幼儿园)
- 金币: 1312.5
- 帖子: 297
- 在线: 45.2小时
- 虫号: 1655662
- 注册: 2012-03-01
- 性别: GG
- 专业: 计算机体系结构
★
小木虫: 金币+0.5, 给个红包，谢谢回帖
小木虫: 金币+0.5, 给个红包，谢谢回帖
|
LIBRARY IEEE; USE IEEE.Std_Logic_1164.ALL; USE IEEE.Numeric_std.ALL; ENTITY adder IS PORT(a,b:In Std_Logic_Vector(7 DOWNTO 0); cin:IN Std_Logic; s: OUT Std_Logic_Vector(8DOWNTO 0); END adder; ARCHITECTURE behav_adder OF adder IS BEGIN s<=('0'&a)+('0'&b)+("00000000"&cin) END behav_adder; |
2楼2013-04-09 17:19:31