| 查看: 421 | 回复: 1 | ||||||||
| 本帖产生 1 个 基金HEPI ，点击这里进行查看 | ||||||||
[求助]
90407008/F040206摘要求助
|
||||||||
谢谢，小木虫。 |
回复此楼» 猜你喜欢
版面费该交吗
已经有9人回复
-
体制内长辈说体制内绝大部分一辈子在底层，如同你们一样大部分普通教师忙且收入低
已经有13人回复
-
为什么中国大学工科教授们水了那么多所谓的顶会顶刊，但还是做不出宇树机器人？
已经有8人回复
-
面上可以超过30页吧？
已经有4人回复
-
“人文社科而论，许多学术研究还没有达到民国时期的水平”
已经有5人回复
-
什么是人一生最重要的？
已经有4人回复
-
今年春晚有几个节目很不错，点赞！
已经有12人回复
tjcdp
荣誉版主 (知名作家)
- 基金HEPI: 621
- 应助: 155 (高中生)
- 贵宾: 1.694
- 金币: 45992.8
- 散金: 2101
- 红花: 37
- 沙发: 7
- 帖子: 8262
- 在线: 1807小时
- 虫号: 195921
- 注册: 2006-02-24
- 性别: GG
- 专业: 其他无机非金属材料
- 管辖: 无机非金属
【答案】应助回帖
tanex(金币+5, 基金HEPI+1): ★★★★★最佳答案 2012-01-13 19:46:32
|
摘要:随着集成电路设计嵌入多芯核的系统芯片SoC发展，测试SoC芯片面临许多挑战，即系统复杂性和测试数据量的增加，内部块的不可进入性．为了解决SoC难以测试问题，本项目开展对SoC的可测试性设计研究，采用外建自测试技术(BOST)，优化芯片内外之间的测试源划分，将"测试与生成"测试方法中的测试数据存储部分分离到SoC芯片之外，芯片中仅仅保留一个测试模式生成状态机，减少测试器在芯片上的硬件开销。对测试数据存储部分，研究各种编码技术以及嵌入确定测试模式于时序状态机的方法，实现多芯核的测试模式统一压缩优化、并行测试、共享外部测试数据存储源，以便达到减少ATE与SoC之间的总体数据传输量和传输通道数，生成一个简单的通讯协议，从而降低ATE设备成本，同时也为开发有效的SoC测试方法提供充分的科学依据，对我国国民经济和现代化国防建设具有重要意义。 系统芯片SoC外建自测试方法研究 负责人：梁华国 金额：27万 申请时间：2004 学科代码：系统芯片SoC的验证与测试理论(F040206) 项目批准号：90407008 申请单位：合肥工业大学 研究类型：应用基础研究 |
2楼2012-01-12 20:39:54