| 查看: 441 | 回复: 1 | |||
yexuqing木虫之王 (文学泰斗)
太阳系系主任
|
[交流]
【转帖】海力士等开发出54nm工艺的64Mbit自旋注入式MRAM，通过适用DRAM工艺等降低成本 已有1人参与
|
|
海力士等开发出54nm工艺的64Mbit自旋注入式MRAM，通过适用DRAM工艺等降低成本 2010/12/13 00:00 打印 E-mail  开发出的64Mbit STT-RAM （点击放大） 韩国海力士半导体（Hynix Semiconductor）和美国Grandis共同开发出了基于54nm制造工艺的64Mbit STT-RAM（spin torque transfer-RAM）（演讲序号12.7）。STT-RAM的特点是“实际可无数次擦写和快速随机存取”（海力士）。 含STT-RAM在内的自旋注入式MRAM也具有这些优点，但是，在此前学会所发布的例子，其存储单元面积过大，超过40F2，成本竞争力低于DRAM等现有内存。海力士认为其原因主要有两点：第一点，现有很多自旋注入式MRAM的“存取晶体管是使用逻辑工艺制造的”（海力士）；第二点，内存单元采用了“off-axis”结构。“off-axis”结构是指，TMR元件没有被设置在下部电极触点的正上方，而是安装于下部电极触点的水平方向。 此次海力士对这两点进行了改进。首先，在存取晶体管的制造上使用了DRAM工艺。其次，存储单元采用“on-axis”结构，也就是说将TMR元件设置在下部电极触点的正上方。通过这些改进，使存储单元的面积缩小到了14F2。 此次开发出的54nm工艺64Mbit芯片的主要参数如下：实测读取访问时间（tACS）为25ns，性能可与DRAM相近。工作电压为1.8V。芯片尺寸为4.45×5.25mm2。内存单元由2个晶体管和1个TMR元件组成。TMR元件采用了面内磁化膜。（记者：大石 基之） ■日文原文 【IEDM】Hynix社などが54nm世代の64Mビット·スピン注入MRAMを開発，DRAMプロセス適用などで低コスト化 |
回复此楼» 猜你喜欢
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有4人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有4人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有5人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有4人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有6人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有6人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有6人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有7人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有7人回复
-
售SCI一区文章，我:8 O5 51O 54,科目齐全
已经有7人回复
» 本主题相关价值贴推荐，对您同样有帮助:
- 基金因单位没盖章（躺着都中枪），初审不通过，复审祈祷中。。。
已经有25人回复
- 高校招聘通过后不用签约吗？
已经有14人回复
- 去加拿大做访问学者办理哪种银行卡适用？
已经有8人回复
- castep 自旋极化问题
已经有10人回复
- 【求助】请问Gaussian计算带电荷有机物时电荷和自旋多重度如何选择
已经有18人回复
- 【求助】离子注入与电子辐射的区别
已经有7人回复
- 【求助】VASP考虑自旋轨道耦合的话，如何编译
已经有17人回复
- 【求助】分子筛量化计算求助-关于自旋污染问题
已经有8人回复
2楼2015-09-22 23:07:42
