| 查看: 1031 | 回复: 2 | |||
| 当前只显示满足指定条件的回帖，点击这里查看本话题的所有回帖 | |||
彬彬3028木虫 (正式写手)
|
[求助]
UVM
|
||
|
怎么学好UVM 发自小木虫Android客户端 |
回复此楼» 猜你喜欢
有多少人是今天查系统知道结果的？
已经有19人回复
-
面上合作单位盖章
已经有9人回复
-
面上函评意见出来了，像什么等级？
已经有17人回复
-
为什么国自然不能直接公布
已经有5人回复
-
梦想
已经有7人回复
-
学科评审组评审是指会评吗？
已经有4人回复
-
为什么资助数各大高校都创新高，自己申请怎么就这么难
已经有14人回复
-
小白求助 投论文要求的highlights应该如何写
已经有4人回复
-
麻烦专家们看看评委们的意见（F口面上）
已经有12人回复
-
怎么看青基中了没有啊
已经有6人回复
mac194
铁虫 (职业作家)
- 博学EPI: 68
- 应助: 128 (高中生)
- 金币: 21401.3
- 红花: 101
- 帖子: 3332
- 在线: 3370.2小时
- 虫号: 2488597
- 注册: 2013-05-30
- 专业: 高分子材料的加工与成型
【答案】应助回帖
|
RE: https://www.quora.com/What-shoul ... sVerilog-being-used UVM is written in SystemVerilog and uses OOP concepts to develop test benches for verification on FPGAs and ASICs. Knowing Verilog is a good start, but SystemVerilog is considered a HVL (High Verification Language) 不说 SV / OOP 了解多少, 让人怎么帮你 ?? 如果 SV / OOP 你都熟, 可照下面链接学 https://www.quora.com/What-are-s ... nd-UVM-from-scratch |
3楼2019-06-21 01:48:15
2楼2019-06-20 23:11:24
投票:
5