| 查看: 597 | 回复: 2 | |||
| 【悬赏金币】回答本帖问题，作者彬彬3028将赠送您 100 个金币 | |||
彬彬3028木虫 (正式写手)
|
[求助]
UVM
|
||
|
怎么学好UVM 发自小木虫Android客户端 |
回复此楼» 猜你喜欢
TsCl保护羟基为什么不反应
已经有26人回复
-
共同通讯谁投稿？
已经有7人回复
-
优秀毕业论文 指导教师，普通老师有希望吗？
已经有11人回复
-
博士复试，申请成绩复核，有机会翻盘吗？
已经有23人回复
-
经常觉得挺累的
已经有16人回复
-
蹲一个男朋友
已经有54人回复
-
人生
已经有11人回复
-
女博士高校择业三天之内签合同，求支招
已经有33人回复
-
答辩
已经有8人回复
-
审不上青基又非升即走的青椒 和 牢里踩缝纫机的犯人哪个活的更舒服一点？
已经有22人回复
2楼2019-06-20 23:11:24
mac194
铁虫 (职业作家)
- 博学EPI: 68
- 应助: 128 (高中生)
- 金币: 21406.3
- 红花: 101
- 帖子: 3332
- 在线: 3370.2小时
- 虫号: 2488597
- 注册: 2013-05-30
- 专业: 高分子材料的加工与成型
【答案】应助回帖
|
RE: https://www.quora.com/What-shoul ... sVerilog-being-used UVM is written in SystemVerilog and uses OOP concepts to develop test benches for verification on FPGAs and ASICs. Knowing Verilog is a good start, but SystemVerilog is considered a HVL (High Verification Language) 不说 SV / OOP 了解多少, 让人怎么帮你 ?? 如果 SV / OOP 你都熟, 可照下面链接学 https://www.quora.com/What-are-s ... nd-UVM-from-scratch |
3楼2019-06-21 01:48:15
5