| 查看: 786 | 回复: 2 | ||
zhangyuque新虫 (正式写手)
|
[求助]
verilog程序小白求助
|
|
我想使用分频后的时钟做这个模块的时钟信号，看到采用的是时钟使能的方式，但是我在编写后报错是line 50 unexpected token: 'clk'。程序如下： module clk_divide( clk , rst_n , en , en1 ); input clk ; input rst_n ; output en ; output en1 ; reg clk_1MHZ_out; reg clk_1MHZ288_out; reg [5:0] count_1MHZ; //50/2 - 1 reg [13:0] count_288MHZ;//50*288/2 - 1 wire rst_n; reg en; reg en1; //产生1MHZ的时钟 always@(posedge clk posedge rst_n)begin //此行是第五十行 if(rst_n==1'b1)begin count_1MHZ <= 0; end else if(count_1MHZ==24)begin //50/2-1 count_1MHZ <= 0; end else begin count_1MHZ <= count_1MHZ+1'b1; end end always@(posedge clk posedge rst_n)begin if(rst_n==1'b1)begin en<=0; end else if(count_1MHZ==24)begin en<=1; end else begin en<=0; end end //产生288MHZ的时钟 always@(posedge clk posedge rst_n)begin if(rst_n==1'b1)begin count_288MHZ <= 0; end else if(count_288MHZ==7199)begin //50*288/2-1 count_288MHZ<= 0; end else begin count_288MHZ <= count_288MHZ+1'b1; end end always@(posedge clk posedge rst_n)begin if(rst_n==1'b1)begin en1<=0; end else if(count_288MHZ==7199)begin en1<=1; end else begin en1<=0; end end endmodule |
回复此楼» 猜你喜欢
366求调剂
已经有9人回复
-
材料工程085601，270求调剂
已经有37人回复
-
279学硕食品专业求调剂院校
已经有18人回复
-
290调剂生物0860
已经有31人回复
-
一志愿085802 323分求调剂
已经有13人回复
-
277求调剂
已经有23人回复
-
322求调剂，08工科
已经有4人回复
-
材料工程281还有调剂机会吗
已经有30人回复
-
化学070300 求调剂
已经有16人回复
-
化工学硕294分，求导师收留
已经有12人回复
2楼2018-05-24 23:20:51
骓风91
金虫 (正式写手)
- 应助: 0 (幼儿园)
- 金币: 1397.3
- 散金: 20
- 红花: 2
- 帖子: 354
- 在线: 57小时
- 虫号: 4096336
- 注册: 2015-09-23
- 性别: GG
- 专业: 信号理论与信号处理
3楼2018-06-12 09:40:22
10