应《网络安全法》要求，自2017年10月1日起，未进行实名认证将不得使用互联网跟帖服务。为保障您的帐号能够正常使用，请尽快对帐号进行手机号验证，感谢您的理解与支持！

24小时热门版块排行榜    

小木虫论坛-学术科研互动平台 » 专业学科区 » 信息科学 » 程序算法 » Xilinx ISE(vhdl)+fpga
51/1返回列表
查看: 941  |  回复: 3
只看楼主 @他人 存档 新回复提醒 (忽略) 收藏    在APP中查看
当前只显示满足指定条件的回帖，点击这里查看本话题的所有回帖

梦想天行0

新虫 (正式写手)

[求助] Xilinx ISE(vhdl)+fpga

1.怎样在xilinx(ISE)生成冲击噪声(脉冲)和正弦信号?

2. 怎样把以上两种信号叠加后得到的混合信号下载到FPGA?
回复此楼

» 猜你喜欢

» 本主题相关价值贴推荐，对您同样有帮助:
1楼 2017-03-22 09:30:37
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

ll550

木虫 (职业作家)
先学学Verilog吧，先做functional simulation

发自小木虫Android客户端
赞一下 回复此楼
livelong
4楼2017-03-31 00:59:52
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 4 个回答

fj773

金虫 (小有名气)
正弦信号很好说，用matlab生成一个啥文件，然后load到FPGA的内部RAM里面，然后++输出，网上打把的资料。多年前搞过，没用，忘记了
赞一下(1人) 回复此楼
2楼2017-03-27 11:50:49
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

梦想天行0

新虫 (正式写手)
引用回帖:
2楼: Originally posted by fj773 at 2017-03-27 11:50:49
正弦信号很好说，用matlab生成一个啥文件，然后load到FPGA的内部RAM里面，然后++输出，网上打把的资料。多年前搞过，没用，忘记了

谢谢参与
回复此楼
3楼2017-03-28 19:23:30
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 4 个回答
普通表情 龙 兔 虎 猫
信息提示
关闭
请填处理意见
关闭