| 查看: 857 | 回复: 0 | ||
[求助]
FPGA乘法器的设计过程8*8，遇到两个问题
|
| 我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， |
回复此楼» 猜你喜欢
E0414, 我的本子有没有希望？
已经有10人回复
-
看《给阿ma的情书》有感
已经有3人回复
-
青A35岁以下通知答辩了吗
已经有3人回复
-
【全奖博士/科研助理/博后招生】新加坡南洋理工大学机械与航空航天学院
已经有4人回复
-
希望面上有个好结果
已经有7人回复
-
三区计算机方向期刊推荐
已经有5人回复
-
sci论文二审求助
已经有5人回复