| 查看: 802 | 回复: 0 | ||
[求助]
FPGA乘法器的设计过程8*8，遇到两个问题
|
| 我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， |
回复此楼» 猜你喜欢
谈谈两天一夜的“延安行”
已经有6人回复
-
博士申请都是内定的吗？
已经有12人回复
-
氨基封端PDMS和HDI反应快速固化
已经有11人回复
-
之前让一硕士生水了7个发明专利，现在这7个获批发明专利的维护费可从哪儿支出哈？
已经有11人回复
-
论文投稿求助
已经有4人回复
-
Applied Surface Science 这个期刊。有哪位虫友投过的能把word模板发给我参考一下嘛
已经有3人回复
-
投稿精细化工
已经有6人回复
