| 查看: 877 | 回复: 0 | ||
[求助]
FPGA乘法器的设计过程8*8，遇到两个问题
|
| 我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， |
回复此楼» 猜你喜欢
科研求助
已经有3人回复
-
面上没中，邀请各位路过的虫友分析一下分数
已经有15人回复
-
博士去二本高校当辅导员，如何调整心态？
已经有10人回复
-
面上有专家说实验设备不是我们单位的
已经有6人回复
-
江苏省自然基金 什么时候出结果
已经有6人回复
-
广西大学-广州大学招聘博士后 欢迎广大优秀人才！！！
已经有11人回复
-
闲聊
已经有3人回复
-
两块石头
已经有10人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有15人回复
-
初秋的晨风
已经有6人回复