| 查看: 861 | 回复: 0 | ||
[求助]
FPGA乘法器的设计过程8*8，遇到两个问题
|
| 我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， |
回复此楼» 猜你喜欢
售T0P一区SCI文章，我:8O5.51.O.54,科目齐全,可＋急
已经有3人回复
-
售T0P一区SCI文章，我:8O5.51.O.54,科目齐全,可＋急
已经有4人回复
-
售T0P一区SCI文章，我:8O5.51.O.54,科目齐全,可＋急
已经有4人回复
-
售T0P一区SCI文章，我:8O5.51.O.54,科目齐全,可＋急
已经有4人回复
-
不要再数国自然申请书的 filecode 的分隔符个数了
已经有15人回复
-
祈祷青基必中
已经有16人回复
-
生命口会评
已经有12人回复
-
大龄残疾硕士的一点执念
已经有26人回复
-
27届辽宁大学应届毕业生申博
已经有3人回复
-
关于如何从代码看上不上会
已经有23人回复