| 查看: 825 | 回复: 0 | ||
[求助]
FPGA乘法器的设计过程8*8，遇到两个问题
|
| 我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， |
回复此楼» 猜你喜欢
269求调剂
已经有4人回复
-
一志愿河北工业大学0817化工278分求调剂
已经有7人回复
-
一志愿211 初试270分 求调剂
已经有5人回复
-
265求调剂
已经有10人回复
-
327求调剂
已经有3人回复
-
材料专业求调剂
已经有9人回复
-
291求调剂
已经有7人回复
-
070300化学求调剂
已经有8人回复
-
材料专硕英一数二306
已经有8人回复
-
请教下大家 2026年国家基金申请是双盲审吗？
已经有4人回复
