| 查看: 868 | 回复: 0 | ||
[求助]
FPGA乘法器的设计过程8*8，遇到两个问题
|
| 我是用的ise的软件，为了赶进度，用的是原理图设计，1.在用booth编码器编码出部分积后，形成的跟乘法一样的那种阶梯结构，那么怎样进行有符号的扩展看过的文档是用符号扩展的补位逻辑电路，进行扩展的，具体应该怎么弄2.在扩展成16位的部分积之后怎样运用CSA和4-2压缩器进行部分积的压缩，原理图怎么弄，谢谢大神指教，如果完美解答，另有报酬， |
回复此楼» 猜你喜欢
求各位大神看下
已经有23人回复
-
面上再次挂了，太难了，躺也躺不了，倦也卷不过，小学校之殇！
已经有30人回复
-
2027年申博
已经有4人回复
-
好消息？这个有何含义？？？
已经有10人回复
-
咨询面上基金
已经有4人回复
-
8月时间戳变的，举个手。玩一下，释放压力
已经有10人回复
-
【2027博士申请】纳米药物递送方向
已经有4人回复
-
UV压敏胶开发
已经有7人回复
-
有没有H口的？有收到消息的吗？
已经有3人回复
-
十年后又回来了，论文投稿求助
已经有3人回复