24小时热门版块排行榜    

查看: 2264  |  回复: 4

May-wm

木虫 (正式写手)

[交流] 关于集成电路芯片barrier layer的探讨

请问凹槽底部这层barrier layer可以去掉吗?为什么不是Cu和Cu的直接相同连接呢?底部有这层barrier layer不会增大电阻率吗?小虫子对集成电路这块还是外行,所提的问题如果太白,各位见笑了,尽情喷吧,虚心接受,请各位赐教,在此谢过各位大侠了。

关于集成电路芯片barrier layer的探讨
G4W2~QCU3O0T6R9ZO@1)P}A.png
回复此楼
路漫漫其修远兮。
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

yswyx

专家顾问 (著名写手)


★ ★ ★ ★ ★ ★
小木虫: 金币+0.5, 给个红包,谢谢回帖
May-wm: 金币+5 2015-04-01 08:17:28
barrier的目的是为了隔离Cu和其他材料之间的扩散。
Cu是非常容易向其他材料扩散的,如果不加隔离,会导致器件中各处都扩散有铜离子,会导致器件有重金属沾污,也会导致钝化层的可靠性下降。
因此在长Cu之前,要先溅射一层导电的隔离层。Cu长好之后,Cu和Cu连接的地方的隔离层就没办法去掉了,所以就留在了结构中。因为也是很好的导体,和Cu的兼容性好,接触电阻小,又非常薄,所以对整体阻抗没有大的影响。
2楼2015-03-31 16:19:30
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

May-wm

木虫 (正式写手)

引用回帖:
2楼: Originally posted by yswyx at 2015-03-31 16:19:30
barrier的目的是为了隔离Cu和其他材料之间的扩散。
Cu是非常容易向其他材料扩散的,如果不加隔离,会导致器件中各处都扩散有铜离子,会导致器件有重金属沾污,也会导致钝化层的可靠性下降。
因此在长Cu之前,要先 ...

谢谢也看到有相关文献说这底部的阻挡层能提高抗电迁移性,因为电迁移非常易产生空洞,所以即使产生空洞,电流仍能通过这底部的阻挡层从而延长其抗电迁移性。
关于集成电路芯片barrier layer的探讨-1
[VF3%2$U%3AFMW@ZU`N7`@2.png


关于集成电路芯片barrier layer的探讨-2
7LKVF0ORU5%9WG33DEBHUIK.png

路漫漫其修远兮。
3楼2015-04-01 08:16:56
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

yswyx

专家顾问 (著名写手)



小木虫: 金币+0.5, 给个红包,谢谢回帖
引用回帖:
3楼: Originally posted by May-wm at 2015-04-01 08:16:56
谢谢也看到有相关文献说这底部的阻挡层能提高抗电迁移性,因为电迁移非常易产生空洞,所以即使产生空洞,电流仍能通过这底部的阻挡层从而延长其抗电迁移性。

[VF3%2$U%3AFMW@ZU`N7`@2.png

7LKVF0ORU5%9WG3 ...

CMP以后确实有可能出现洼陷,容易形成Void。
你看图上那个leakage,如果没有barrier,那个leakage会成什么样就没法想象了。
4楼2015-04-02 12:14:24
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
5楼2015-04-02 12:47:02
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
相关版块跳转 我要订阅楼主 May-wm 的主题更新
普通表情 高级回复(可上传附件)
信息提示
请填处理意见