| 查看: 349 | 回复: 1 | ||
[求助]
verilog语言
|
|
设计一个数字时钟 由20mhz有源晶体电路产生标准信号的单元电路 小时24进制，分秒60进制 能够显示时分秒 具有清零 调节分钟的功能 模拟钟摆功能 具有整点报时功能，整点报时的同时声响电路发出叫声 对时分秒单元电路进行仿真并记录 |
回复此楼» 猜你喜欢
售SCI文章，我:8O.5.5.1O.54,科目全,可十急
已经有3人回复
-
听说今天filecode变了
已经有33人回复
-
基金中了
已经有6人回复
-
filecode
已经有14人回复
-
固定端突然变了，今天
已经有7人回复
-
filecode
已经有11人回复
-
大家散了吧，后缀研究没有意义，别浪费时间了，过好目前的每一天，不要焦虑
已经有6人回复
-
一个有机合成实验室都需要哪些设备？
已经有12人回复
-
求各位大神看下
已经有33人回复
-
咨询面上基金
已经有7人回复
» 本主题相关价值贴推荐，对您同样有帮助:
- 微电子专业课程有哪些
已经有15人回复
- 中科院大连化物所1805组微流控芯片方向招聘科研人员
已经有18人回复
- 基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
2楼2013-07-10 17:20:38
50