| 查看: 312 | 回复: 1 | ||
[求助]
verilog语言
|
|
设计一个数字时钟 由20mhz有源晶体电路产生标准信号的单元电路 小时24进制，分秒60进制 能够显示时分秒 具有清零 调节分钟的功能 模拟钟摆功能 具有整点报时功能，整点报时的同时声响电路发出叫声 对时分秒单元电路进行仿真并记录 |
回复此楼» 猜你喜欢
什么是人一生最重要的？
已经有6人回复
-
为什么中国大学工科教授们水了那么多所谓的顶会顶刊，但还是做不出宇树机器人？
已经有11人回复
-
网上报道青年教师午睡中猝死、熬夜猝死的越来越多，主要哪些原因引起的？
已经有9人回复
-
【博士招生】太原理工大学2026化工博士
已经有5人回复
-
280求调剂
已经有3人回复
-
面上可以超过30页吧？
已经有11人回复
-
版面费该交吗
已经有15人回复
-
体制内长辈说体制内绝大部分一辈子在底层，如同你们一样大部分普通教师忙且收入低
已经有18人回复
» 本主题相关价值贴推荐，对您同样有帮助:
- 微电子专业课程有哪些
已经有15人回复
- 中科院大连化物所1805组微流控芯片方向招聘科研人员
已经有18人回复
- 基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
2楼2013-07-10 17:20:38