| 查看: 297 | 回复: 1 | ||
[求助]
verilog语言
|
|
设计一个数字时钟 由20mhz有源晶体电路产生标准信号的单元电路 小时24进制，分秒60进制 能够显示时分秒 具有清零 调节分钟的功能 模拟钟摆功能 具有整点报时功能，整点报时的同时声响电路发出叫声 对时分秒单元电路进行仿真并记录 |
回复此楼» 猜你喜欢
职称评审没过，求安慰
已经有41人回复
-
回收溶剂求助
已经有7人回复
-
硝基苯如何除去
已经有3人回复
-
A期刊撤稿
已经有4人回复
-
垃圾破二本职称评审标准
已经有17人回复
-
投稿Elsevier的Neoplasia杂志，到最后选publishing options时页面空白，不能完成投稿
已经有22人回复
-
EST投稿状态问题
已经有7人回复
-
毕业后当辅导员了，天天各种学生超烦
已经有4人回复
-
求助文献
已经有3人回复
-
投稿返修后收到这样的回复，还有希望吗
已经有8人回复
» 本主题相关价值贴推荐，对您同样有帮助:
- 微电子专业课程有哪些
已经有15人回复
- 中科院大连化物所1805组微流控芯片方向招聘科研人员
已经有18人回复
- 基于FPGA的演化硬件研究
已经有8人回复
- 写代码写对突然脑子短路了
已经有9人回复
- 推荐一本学习FPGA的好书
已经有21人回复
- 高等研究院（筹）信息科学与技术研究部招聘启事
已经有3人回复
- 上海高等研究院（筹）信息科学与技术研究部招聘启事
已经有8人回复
- 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
已经有27人回复
- 【讨论】FPGA有前途吗？大家讨论一下
已经有52人回复
2楼2013-07-10 17:20:38