| 查看: 368 | 回复: 0 | ||
[求助]
求verilog的code
|
|
本科生一枚，学习一般，刚开始学verilog，由于一直对编程不是很敏感， 虽然很努力，但是一直没什么感觉。 学了全加和全减器后，老师暗示可能会考全加减器的编程。所以想提前跟各位要一下，看看怎么编。虽然很无耻，但是为了成绩，也顾不了那么多了。 各位谁可以帮编一下全加减器（就是把全加器和全减器合并）的verilog程序。 分别 通过gate level 、 dataflow level、behavioral or algorithmic level。另求对应test beach程序。 各位看哪种顺手来哪种吧。金币我会一直赚一直增加悬赏的... 谢谢... |
回复此楼» 猜你喜欢
浙江师范大学是怎么坑我的
已经有15人回复
-
浙江师范大学是怎么坑我的
已经有4人回复
-
求教各位大神：2026教育部人文社科青年基金项目何时公示呀？
已经有6人回复
-
面上有专家说实验设备不是我们单位的
已经有8人回复
-
科研求助
已经有4人回复
找到一些相关的精华帖子，希望有用哦~
点击这里搜索更多相关资源科研从小木虫开始，人人为我，我为人人