| ²é¿´: 358 | »Ø¸´: 0 | ||
hkumjnszÒø³æ (СÓÐÃûÆø)
|
[ÇóÖú]
¸Õѧverilog£¬Çë°ï½âÊÍÒ»¸öС³ÌÐò¡£
|
|
module fullAS4(A,B, S, Co, C,V,M); input [3:0] A,B; output [3:0] S; input Co; output C,V; input M; reg [3:0]S,S2; Õâ¸öS2ÊÇʲô£¿ reg C,V; reg [1:0]R; Õâ¸öRÊÇʲôÒâ˼£¿ always @(A,B,Co,M) if(M) begin {C,S}=A+B+Co; {R,S2[3],S[2],S[1]}={A[3],A[3],A[2],A[1],A[0]}+{B[3],B[3],B[2],B[1],B[0]}+Co; Õâ¾äÊÇʲôÒâ˼£¿ V=(R[1])^(R[0]); »¹ÓÐÕâ¾ä»°¡£ end else begin B2=~B+1; {C,S}=A+B2-Co; {R,S2}={A[3],A}+{B2[3],B2}-Co; V=(R[1])^(R[0]); Õâ¾ä»°µÄÒâ˼¡£ end endmodule 1.¸ÕµÃµ½Ò»¸öÈ«¼Ó¼õÆ÷µÄcode£¬²»ÊǺÜÃ÷°×£¬ËùÒÔÕÒÖªµÀµÄ´óÉñÎÊÏ¡£ ¶ÔÓÚ³ÌÐò²»Àí½âµÄµØ·½£¬ÎÒдÔÚ¾ä×Óºó±ßÁË¡£ 2.»¹ÓÐÒ»¸öÎÊÌâ¾ÍÊÇ£¬È«¼Ó¼õÆ÷°´ÕÕÎÒµÄÓ¡ÏóÀ´Ëµ£¬Ö»ÐèÒª4¸öÊäÈë(3¸öÊäÈëºÍÒ»¸ö¿ØÖÆÈ«¼Ó»òÈ«¼õµÄM£©£¬Á½¸öÊä³ö£¬×ܹ²6¸ö¾Í¹»ÁË£¬ÔõôÕâ¸ö³ÌÐòÀï7¸ö£¿£¨A,B, S, Co, C,V,M £© 3.»¹ÓоÍÊÇ£¬Èç¹û±àtest beachµÄ»°£¬Ôõô±àÄØ£¿ 4.»¹ÓÐ×îºóÒ»¸öÎÊÌ⣬ÉÏÃæÕâ¸öÓ¦¸ÃÊÇdataflow level·½·¨±àµÄ°É£¿Èç¹ûÓÃgate level±à£¬Ó¦¸ÃÔõô±àÄØ£¿ ÒÔÉϾÍÊÇÕâЩÁË¡£¸÷λ¿´×Å˳ÊֵĻشð°É£¬½ð±ÒʵÔÚ²»¶à£¬ÎÊÌâȷʵ²»ÉÙ£¬ºÜ²»ºÃÒâ˼¡£ [ Last edited by hkumjnsz on 2013-6-29 at 15:52 ] |
» ²ÂÄãϲ»¶
ÇóÖúµ÷¼Á£¬¿çµ÷
ÒѾÓÐ16È˻ظ´
»¯¹¤Ñ§Ë¶294·Ö£¬Çóµ¼Ê¦ÊÕÁô
ÒѾÓÐ30È˻ظ´
Çóµ÷¼Á
ÒѾÓÐ10È˻ظ´
¿¼ÑÐÇóµ÷¼Á
ÒѾÓÐ13È˻ظ´
Çóµ÷¼Á
ÒѾÓÐ3È˻ظ´
È˹¤ÖÇÄÜ320µ÷¼Á08¹¤À໹Óлú»áÂð
ÒѾÓÐ17È˻ظ´
¿¼ÑÐÓ¢Ò»ÊýÒ»338·Ö
ÒѾÓÐ10È˻ظ´
085600²ÄÁÏÓ뻯¹¤329·ÖÇóµ÷¼Á
ÒѾÓÐ20È˻ظ´
085600²ÄÁÏÓ뻯¹¤349·ÖÇóµ÷¼Á
ÒѾÓÐ15È˻ظ´
Çóµ÷¼Á
ÒѾÓÐ13È˻ظ´















»Ø¸´´ËÂ¥