| 查看: 511 | 回复: 2 | ||
[求助]
求大神解答
|
|
设计一个四位二进制数的串行奇偶校验电路，电路在单一的输入端X串行的接收四位二进制数，当第四位到来时，如果所接收到的“1”的个数为偶数，则电路输出为1，其余情况输出为0，并在接收到第四位数时，系统回到初始状态，等待下一个四位二进制数的校验，请用JK触发器和必要的门电路设计一个同步时序电路实现上述功能 能给分析下吗 我实在不会 完全不知道他的状态转换图是什么样的 拜托了 |
回复此楼» 猜你喜欢
售SCI一区T0P文章，我:8.O.55.1.O54,科目全,可伽急
已经有3人回复
-
售SCI一区文章，我:8O5.5.1.O5.4,科目全,可伽急
已经有3人回复
-
售SCI一区T0P文章，我:8O.55.1.O.54,科目全,可伽急
已经有3人回复
-
售SCI一区文章，我:8O5.5.1.O5.4,科目全,可伽急
已经有3人回复
-
售SCI一区文章，我:8.O.551.O.5.4,科目全,可伽急
已经有3人回复
-
售SCI一区文章，我:8.O.551.O.5.4,科目全,可伽急
已经有3人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.54,科目齐全,可+急
已经有5人回复
-
售SCI文章，我:8O5.5.1.O.54,科目齐全,可+急
已经有5人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.5.4,科目全,可+急
已经有5人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.5.4,科目全,可+急
已经有3人回复
小强还活着
金虫 (正式写手)
Professional IC Anolog Guru
- 应助: 15 (小学生)
- 金币: 1007.4
- 散金: 470
- 红花: 6
- 帖子: 305
- 在线: 126小时
- 虫号: 869166
- 注册: 2009-10-12
- 性别: GG
- 专业: 集成电路设计与测试
【答案】应助回帖
感谢参与，应助指数 +1
|
这个系统，需要一个时钟信号(CLK),用来计数。设输入信号为B3-B2-B1-B0 还需要两个寄存器，一个求和寄存器(S),并设置初始值为1，那么可以在CLK的每个rising，让输入信号与S相加 另一个计数寄存器(n),并设置初始值为000。可以在CLK的每个rising，让n=n+1 假设B3-B2-B1-B0="1111" 1st CLK S=1+B3=0, N=N+1=001( 并判断N是否等于"100"  2nd CLK S=0+1=1, N=001+001=010( 并判断N是否等于"100" 3nd CLK S=1+1=0, N=010+001=011( 并判断N是否等于"100" 4th CLK S=0+1=1, N=011+001=100( 并判断N是否等于"100" 当N=100时，S为奇偶检验的输出位并输出； 并复位，让系统进入初始状态 |
2楼2013-01-31 22:10:08
3楼2013-02-02 22:10:55
10