| 查看: 554 | 回复: 1 | |||||||||
| 本帖产生 1 个 基金HEPI ，点击这里进行查看 | |||||||||
[求助]
60806008/F040202摘要求助
|
|||||||||
谢谢，小木虫、虫友。 |
回复此楼» 猜你喜欢
售SCI一区T0P文章，我:8.O.55.1.O54,科目全,可伽急
已经有3人回复
-
浙江师范大学是怎么坑我的
已经有7人回复
-
求教各位大神：2026教育部人文社科青年基金项目何时公示呀？
已经有6人回复
-
面上有专家说实验设备不是我们单位的
已经有8人回复
-
科研求助
已经有4人回复
-
博士去二本高校当辅导员，如何调整心态？
已经有11人回复
-
江苏省自然基金 什么时候出结果
已经有6人回复
-
闲聊
已经有3人回复
tjcdp
荣誉版主 (知名作家)
- 基金HEPI: 621
- 应助: 155 (高中生)
- 贵宾: 1.694
- 金币: 46042.8
- 散金: 2101
- 红花: 37
- 沙发: 7
- 帖子: 8272
- 在线: 1807小时
- 虫号: 195921
- 注册: 2006-02-24
- 性别: GG
- 专业: 其他无机非金属材料
- 管辖: 无机非金属
【答案】应助回帖
tanex(金币+5, 基金HEPI+1): ★★★★★最佳答案 2012-01-13 22:51:45
|
射频集成电路的在片自校准关键技术的研究 负责人：池保勇 参与人：池保勇, 石秉学, 王自强, 张凌炜, 孙远峰, 姚国钦, 刘民杰, 左玉多 金额：20万 申请时间：2008 学科代码：模拟/混合、射频集成电路设计(F040202) 项目批准号：60806008 申请单位：清华大学 研究类型：应用基础研究 关键词：射频集成电路；CMOS；在片自校准；在片测试 摘要：随着CMOS工艺的发展，集成电路中元器件之间的失配、工艺偏差和非理想器件特性都有增大的趋势，加之元器件射频模型的不准确性以及封装等寄生效应的影响，造成射频集成电路产品成品率过低、产品开发时间过长等问题，给射频集成电路产品的设计带来了严峻的挑战。本项目围绕射频集成电路的在片自校准问题展开如下研究：（1）探讨在片检测射频集成电路性能的原理和方法；（2）探讨性能可调的射频集成电路结构和电路设计技术，研究调整射频集成电路性能的原理和方法；（3）探讨射频集成电路在片自校准环路的系统控制技术，实现射频集成电路各关键性能的在片自校准功能；（4）研制出采用深亚微米工艺实现的、具有在片自校准功能的射频IP模块。该项成果解决深亚微米工艺下射频集成电路产品设计面临的严峻挑战，消除各种非理想因素对射频集成电路产品性能的影响，缩短产品上市时间，提高产品的成品率并降低产品开发成本。 |
2楼2012-01-13 20:50:11