| 查看: 348 | 回复: 0 | |||
yexuqing木虫之王 (文学泰斗)
太阳系系主任
|
[交流]
工作速度不降 待机功耗为零——NEC与东北大学在数据检索电路上采用垂直磁壁元件
|
|
工作速度不降 待机功耗为零——NEC与东北大学在数据检索电路上采用垂直磁壁元件 2011/06/15 00:00 NEC和东北大学宣布，通过在微处理器内用于存储器地址变换等的数据检索电路（CAM：content addressable memory）上嵌入名为“垂直磁壁元件”的非易失性元件，在不降低工作速度的情况下，成功将待机功耗降到了零。其详细内容将在6月15日开始的“Symposium on VLSI Circuits”上发表（论文序号：28-3）。 [table=460][tr][td]  [/td][td] [/td][/tr][tr][td]垂直磁壁元件的写入操作（点击放大）[/td][td]垂直磁壁元件的读取操作（点击放大）[/td][/tr][/table]垂直磁壁元件是通过在磁性体层（自由层）两端配置强力磁铁（引脚层），把自由层两端的磁化方向互为反向固定，从而在自由层中途形成磁化方向陡变的“磁壁”的元件。当写入电流沿自由层的通入时，因自旋的相互作用，磁壁会相应于电流的方向而左右移动。因而，自由层中央部分的磁化方向能够在“0”、“1”之间切换。 相应于这种磁化方向而产生的磁场，会作为磁化储存在另行设置的MTJ（磁性隧道结）元件的自由层上。读取是通过判别流经MTJ元件的隧道电流的大小来进行的。这样，就分离了写入和读取的电流通道，可实现3端子型元件是垂直磁壁元件的特征。 [table=460][tr][td]  [/td][td] [/td][/tr][tr][td]实现3端子元件（点击放大）[/td][td]由3端子元件使高速化及削减晶体管数量成为可能（点击放大）[/td][/tr][/table]据介绍，3端子元件与MTJ等2端子元件相比，电路设计的自由度高，易于设计高速电路。此次，通过将两个垂直磁壁元件串联连接，一并采用于供写入电流流过的电路，在非易失的情况下实现了检索时间缩短至5ns（相当于200MHz频率），与此前的CAM相当的高速化。而且，通过使用3端子元件，写入用晶体管可以通用化，因而把原本2个单元需要8个的晶体管数量削减到了3个。因此，电路面积缩小到了原来的1/2。 试制的非易失性CAM是16Kbit（128word×128bit）构造，面积为330μm×460μm，工作时的功耗为9.4mW。试制采用了90nm的CMOS工艺和140nm宽的垂直磁壁元件工艺。通过在此次开发的CAM上组合非易失性混载存储器和非易失性触发器等元件，可以实现待机功耗为零的系统LSI。 此次的研究是在日本学术振兴会最尖端研究开发支援项目“省能源自旋电子学逻辑集成电路的研究开发”下开展的。该项目计划于2013年结束，完成之前预定将试制待机功耗为零的系统LSI。NEC希望在项目结束的3～4年后投入实用。最初的目标是应用于面向社会基础设施的小规模MCU等，而不是面向消费产品的大规模微处理器。 [table=460][tr][td]  [/td][td] [/td][/tr][tr][td]试制的16Kbit非易失性CAM （点击放大）[/td][td]28-2号论文发表的2Kbit非易失性TCAM （点击放大）[/td][/tr][/table]另外，作为该项目的其他研究成果，东北大学与NEC还在使用自旋注入磁化反转型MTJ元件，开发2Kbit的通用数据检索电路（TCAM：ternary content addressable memory）（论文序号：28-2）。该电路除微处理器之外，还可以应用于数据库等全部信息检索用途。其单元结构为6T-2MTJ型，电路面积为174μm×226μm，使用90nm的CMOS工艺和100nm宽的MTJ工艺制造。（记者：木村 雅秀） ■日文原文 【VLSI】動作速度を落とさずに待機時電力をゼロへ、NECと東北大学がデータ検索回路に垂直磁壁素子を導入 |
回复此楼» 猜你喜欢
欢迎发来filecode的Mz6后的代码验证其规律
已经有123人回复
-
今天基金会出结果吗？20260819
已经有13人回复
-
时间戳变了，能看出什么问题？
已经有16人回复
-
filecode，4个jtjc了
已经有13人回复
-
为什么余额宝的年化利率越来越低？主要原因有哪些？
已经有5人回复
-
今天放榜没戏了吧
已经有5人回复
-
今天放榜吗？
已经有15人回复
-
filecode=后面第一个是大写字母
已经有12人回复
-
2027广东省杰青
已经有10人回复
-
朋友圈看到的
已经有8人回复
