24小时热门版块排行榜    

查看: 3501  |  回复: 27
当前只显示满足指定条件的回帖,点击这里查看本话题的所有回帖

zhoujian0537

木虫 (正式写手)


[交流] 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言, 已有27人参与

学习FPGA用VHDL语言还是用VRiLOG语言呢:
回复此楼

» 本帖已获得的红花(最新10朵)

» 猜你喜欢

已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

liuzhun

新虫 (初入文坛)


小木虫(金币+0.5):给个红包,谢谢回帖交流
存在即合理,
两种语言各有优缺点。

单从上手的角度来说,
如果你有C语言的基础,
Verilog HDL会很快掌握。

有VHDL和Verilo HDL相互转化的工具
语言只是个表达思想的工具而已,
算法才是灵魂。

让我们敬算法一杯!!!
有匪君子,如切如磋,如琢如磨。
12楼2011-04-17 15:12:10
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 28 个回答

siat

银虫 (小有名气)


小木虫(金币+0.5):给个红包,谢谢回帖交流
你是否把标题搞错了,是Verilog语言吗?
2楼2011-03-17 21:20:53
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

jh5254622

银虫 (小有名气)


小木虫(金币+0.5):给个红包,谢谢回帖交流
我比较喜欢用VHDL语言。
米饭
3楼2011-03-18 10:55:41
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

lex_2002

银虫 (小有名气)


小木虫(金币+0.5):给个红包,谢谢回帖交流
高校科研一般都用VHDL
企业偏向verilog

我用vhdl

ps:其实现在流行用matlab下面的dsp builder 和system generator
5楼2011-03-18 11:49:54
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
普通表情 高级回复 (可上传附件)
信息提示
请填处理意见