应《网络安全法》要求，自2017年10月1日起，未进行实名认证将不得使用互联网跟帖服务。为保障您的帐号能够正常使用，请尽快对帐号进行手机号验证，感谢您的理解与支持！

24小时热门版块排行榜    

小木虫论坛-学术科研互动平台 » 专业学科区 » 信息科学 » 电子科学 » 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言，
52/1返回列表
查看: 4383  |  回复: 27
只看楼主 @他人 存档 新回复提醒 (忽略) 收藏    在APP中查看
当前只显示满足指定条件的回帖，点击这里查看本话题的所有回帖

zhoujian0537

木虫 (正式写手)

[交流] 【讨论】学习FPGA用VHDL语言还是用VRiLOG语言， 已有27人参与

学习FPGA用VHDL语言还是用VRiLOG语言呢：
回复此楼

» 本帖已获得的红花（最新10朵）

wc19867138

» 猜你喜欢
1楼 2011-03-17 17:55:03
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

莫宁德云

银虫 (正式写手)
★
小木虫(金币+0.5):给个红包，谢谢回帖交流
verilog 比较好点……老师推荐这个……
赞一下(1人) 回复此楼
Thewishesgiveyoustrength
11楼2011-04-13 11:13:46
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 28 个回答

siat

银虫 (小有名气)
★
小木虫(金币+0.5):给个红包，谢谢回帖交流
你是否把标题搞错了，是Verilog语言吗？
赞一下(1人) 回复此楼
2楼2011-03-17 21:20:53
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

jh5254622

银虫 (小有名气)
★
小木虫(金币+0.5):给个红包，谢谢回帖交流
我比较喜欢用VHDL语言。
赞一下(1人) 回复此楼
米饭
3楼2011-03-18 10:55:41
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖

lex_2002

银虫 (小有名气)
★
小木虫(金币+0.5):给个红包，谢谢回帖交流
高校科研一般都用VHDL
企业偏向verilog

我用vhdl

ps：其实现在流行用matlab下面的dsp builder 和system generator
赞一下(1人) 回复此楼
5楼2011-03-18 11:49:54
已阅   回复此楼   关注TA 给TA发消息 送TA红花 TA的回帖
查看全部 28 个回答
普通表情 龙 兔 虎 猫 高级回复 (可上传附件)
信息提示
关闭
请填处理意见
关闭