| ²é¿´: 1456 | »Ø¸´: 2 | ||
| ¡¾½±Àø¡¿ ±¾Ìû±»ÆÀ¼Û1´Î£¬×÷ÕßDoct0r_chenÔö¼Ó½ð±Ò 0.5 ¸ö | ||
Doct0r_chenľ³æ (Ö°Òµ×÷¼Ò)
|
[×ÊÔ´]
¡¾·ÖÏí¡¿FPGA¡ª¡ªCPLDÈëÃŽ̳Ì
|
|
|
µÚÒ»Õ FPGA/CPLD ¸ÅÊö 1.1 FPGA/CPLD µÄ»ù±¾¸ÅÄî 1.2 PLD ·¢Õ¹Àú³Ì¼°¸ÅÊö 1.3 PLD µÄ½á¹¹ºÍÔÀí 1.3.1 »ùÓڳ˻ýÏProduct-Term£©µÄPLD ½á¹¹ 1.3.2 ³Ë»ýÏî½á¹¹PLD µÄÂ߼ʵÏÖÔÀí 1.3.3 ²éÕÒ±í£¨Look-Up-Table£©µÄÔÀíÓë½á¹¹ 1.3.4 ²éÕÒ±í½á¹¹µÄFPGA Â߼ʵÏÖÔÀí 1.3.5 Ñ¡ÔñCPLD »¹ÊÇFPGA£¿ 1.4 FPGA/CPLD µÄ¿ª·¢ºÍÉè¼Æ µÚ¶þÕ ALTERA ¿É±à³ÌÂß¼Æ÷¼þ 2.1 ALTERA Æ÷¼þ½éÉÜ 2.2 MAX7000 ϵÁÐÆ÷¼þÌØµã¡¢ÐÔÄÜ 2.2.1 »ù±¾ÌØÕ÷ 2.2.2 ¸ü¶àÌØÐÔ 2.2.3 MAX Æ÷¼þ¼ò½é 2.2.4 ¹¦ÄÜÃèÊö µÚÈýÕ HS102 ÐÍFPGA/CPLD ʵÑé°å 3.1 ʵÑé°åÔÀí 3.1.1 µçÔ´µç· 3.1.2 Ö÷оƬEMM7128SLC7128 µç· 3.1.3 ÏÂÔØµç· 3.1.4 ʱÖÓµç·(CLK) 3.1.5 ·¢¹â¶þ¼«¹Ü£¨LED£©µç· 3.1.6 Æß¶ÎÊýÂë¹Ü£¨SMG£©ÏÔʾµç· 3.1.7 ½»Á÷Ƶ¿Ø·äÃùÆ÷(SPEAK)µç· 3.1.8 ¼ÌµçÆ÷(RELAY)¿ØÖƵç· 3.1.9 °´Å¥(S)µç· 3.1.10 ²¦Î»¿ª¹Ø(SW) 3.1.11 232 ½Ó¿Úµç· 3.1.12 PS/2 ½Ó¿Úµç· 3.2 ʵÑé°å²¼¾Ö 3.3 ʵÑé°å×ÊԴ˵Ã÷ 3.4 ÅÅÕëÁ½²à¶ÔÓ¦¹ØÏµ www.husoon.com service@husoon.com »¦Éúµç×Ó 021-53084329 021-28304329 FPGA/CPLD ÈëÃŽ̳̣¨Ä¿Â¼£© µÚËÄÕ Max+plusII10.2 µÄʹÓà 4.1 MAX+plusII Èí¼þºÍlicense µÄ»ñµÃ 4.2 MAX+plusII Èí¼þµÄ°²×° 4.3 MAX+plusII Èí¼þµÄlicense ÉèÖà 4.4 MAX+plusII Èí¼þµÄÇý¶¯ÉèÖà 4.4.1 WIN2000 Ìí¼ÓÇý¶¯ 4.4.2 WINXP Ìí¼ÓÇý¶¯ 4.4.3 WINNT Ìí¼ÓÇý¶¯ 4.5 ÓÃVHDL ÓïÑÔÉè¼ÆÈýÈ˱í¾öÆ÷ 4.5.1 ´ò¿ªMAX+plusII 4.5.2 н¨VHDL Îĵµ 4.5.3 ÊäÈëÉè¼ÆÎļþ 4.5.4 ±£´æÎļþ 4.5.5 ¼ì²é±àÒë 4.5.6 ´´½¨Ò»¸öÉè¼ÆµÄ·ûºÅ 4.5.7 ²¨ÐηÀÕæ 4.5.8 ÏÂÔØÑéÖ¤ 4.6 ÓÃÔÀíͼÊäÈëµÄ·½Ê½Éè¼ÆÈýÈ˱í¾öÆ÷ 4.7 ÓÃverilog-HDL ÓïÑÔÉè¼ÆÈýÈ˱í¾öÆ÷ µÚÎåÕÂ. Quartus4.2 Èí¼þµÄʹÓà 5.1 Quartus4.2 Èí¼þºÍlicense µÄ»ñµÃ 5.2 Quartus4.2 Èí¼þµÄ°²×° 5.2.1 °²×°quaratus4.2 5.2.2 °²×°quaratus4.2 ²¹¶¡SP1 5.2.3 LICENSE ÉèÖà 5.2.4 Quartus4.2 ÆäËû 5.3 ÓÃVerylog-HDL Éè¼Æ¡°ÈýÈ˱í¾öÆ÷¡± 5.3.1 ´ò¿ªQuartus4.2: 5.3.2 н¨¹¤³Ì£º 5.3.3 ½¨Á¢ÐµÄVerilog-HDL Îļþ 5.3.4 ±£´æVrilog-HDL Îļþ 5.3.5 Ö¸¶¨Ð¾Æ¬£º 5.3.6 ±àÒëÏîÄ¿ 5.3.7 Ö¸¶¨¹Ü½Å£º 5.3.8 ²¨ÐηÂÕæ£º 5.3.8 ÏÂÔØÑéÖ¤ 5.3.10 ÆäËû µÚÁùÕ HS102 ÐÍFPGA/CPLD ʵÑé°åÉè¼ÆÊµÀý 6.1 LED Êä³ö¿ØÖÆ 6.2 ×ßÂíµÆ¿ØÖÆ 6.3 Á÷Ë®µÆ¿ØÖÆ 6.4 ½»Í¨µÆ¿ØÖÆ FPGA/CPLD ÈëÃŽ̳̣¨Ä¿Â¼£© 6.5 °´¼üÊäÈë 6.6 ¼ÒÓÃÂ¥ÌݵƵĿØÖƵç· 6.7 Èý·ѡÔñÆ÷ 6.8 ÓÅÏȱàÂëÆ÷ 6.9 PWM Êä³ö¿ØÖÆ 6.10 ÊýÂë¹Ü¾²Ì¬¿ØÖÆ 6.11 ÊýÂë¹Ü¶¯Ì¬¿ØÖÆ 6.12 ÊýÂë¹ÜÉÏÏÔʾÁ÷¶¯µÄ¡°HS¡± 6.13 ·äÃùÆ÷Êä³ö¿ØÖÆ 6.14 Êý×Öµç×ÓÇÙ 6.15 ¼ÌµçÆ÷¿ØÖÆ 6.16 RS232 ͨѶ 6.17 Èý̬µç·ʵÏÖ 6.18 ²âÊÔ³ÌÐò -------------------------------------------------------»¦Éúµç×ӽ̳Ì×ÊÁÏ------------------------------------ address£º http://www.namipan.com/d/FPGA-CP ... 858389b0adb4ab17600 |
» ²ÂÄãϲ»¶
Çóµ÷¼Á
ÒѾÓÐ3È˻ظ´
265Çóµ÷¼Á
ÒѾÓÐ4È˻ظ´
085700×ÊÔ´Óë»·¾³308Çóµ÷¼Á
ÒѾÓÐ6È˻ظ´
Ò»Ö¾Ô¸¼ªÁÖ´óѧ²ÄÁÏѧ˶321Çóµ÷¼Á
ÒѾÓÐ12È˻ظ´
286·ÖÈ˹¤ÖÇÄÜרҵÇëÇóµ÷¼ÁÔ¸Òâ¿ç¿¼£¡
ÒѾÓÐ3È˻ظ´
329Çóµ÷¼Á
ÒѾÓÐ5È˻ظ´
ÉêÇë»Ø¸åÑÓÆÚÒ»¸öÔ£¬±à¼Í¬ÒâÁË¡£µ«ÏµÍ³ÉϵÄʱ¼äû±ä£¬¸ø±à¼ÓÖдÓʼþÁË£¬Ã»»Ø¸´
ÒѾÓÐ4È˻ظ´
²ÄÁÏѧ˶318Çóµ÷¼Á
ÒѾÓÐ5È˻ظ´
Ò»Ö¾Ô¸Öйúº£Ñó´óѧ£¬ÉúÎïѧ£¬301·Ö£¬Çóµ÷¼Á
ÒѾÓÐ6È˻ظ´
081700»¯¹¤Ñ§Ë¶µ÷¼Á
ÒѾÓÐ3È˻ظ´
» ±¾Ö÷ÌâÏà¹Ø¼ÛÖµÌùÍÆ¼ö£¬¶ÔÄúͬÑùÓаïÖú:
NAMDÈëÃŽ̡̳ª¡ªwin½Ì³Ì
ÒѾÓÐ343È˻ظ´
¡¾·ÖÏí¡¿Matlab¾µä½Ì³Ì¡ª¡ª´ÓÈëÃŵ½¾«Í¨¡¾ÒÑËÑË÷ÎÞÖØ¸´¡¿
ÒѾÓÐ797È˻ظ´
¡¾·ÖÏí¡¿Âó¿ÏÎý¹ÜÀí±Ø¶Á¡ª¡ª¼¤ÀøÆª£¨ppt£©¡¾ÒÑËÑË÷ÎÞÖØ¸´¡¿
ÒѾÓÐ28È˻ظ´
¾«Æ·Êé¼®£º£¨EDAÏȷ湤×÷ÊÒ£©FPGA_CPLDÉè¼Æ¹¤¾ß¡ª¡ªXilinx ISEʹÓÃÏê½â
ÒѾÓÐ37È˻ظ´
¡¾·ÖÏí¡¿½«EndNoteºÍҽѧÎÄÏ×ÍõÖÐÒýÎÄ»¥ÏർÈëµ¼³öµÄ¾øºÃ½Ì³Ì¡ª¡ª¡¼×ª×Ô¶àÈ¦Íø¡½
ÒѾÓÐ5È˻ظ´
2Â¥2010-09-27 21:34:47
3Â¥2016-01-18 15:41:49













»Ø¸´´ËÂ¥