| 查看: 1097 | 回复: 1 | ||
| 【悬赏金币】回答本帖问题，作者菜鸟求带.将赠送您 30 个金币 | ||
[求助]
KNn陶瓷的漏电严重如何解决？
|
||
|
如图测了陶瓷的电滞回线，和文献里的毫不相干，猜测可能是漏电太过导致 ，请问有什么办法可以改善呢  发自小木虫手机客户端 |
回复此楼» 猜你喜欢
售SCI-T0P文章，我:8O.5.5.1.O.54,科目齐全,可+急
已经有12人回复
-
售SCI一区文章，我:8.O.55.1.O.54,科目齐全,可伽急
已经有12人回复
-
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有9人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.5.4,科目全,可+急
已经有12人回复
-
售SCI一区T0P文章，我:8.O.55.1.O.54,科目齐全,可+急
已经有7人回复
-
售SCI一区文章，我:8.O.551.O.5.4,科目全,可伽急
已经有9人回复
-
面上再次挂了，太难了，躺也躺不了，倦也卷不过，小学校之殇！
已经有22人回复
-
售SCI一区T0P文章，我:8.O55.1.O.54,科目全,可十急
已经有9人回复
-
售SCI-T0P文章，我:8O.5.5.1.O.54,科目齐全,可+急
已经有6人回复
-
2026年国自然面上资助率
已经有19人回复
财路通八方
木虫 (著名写手)
- 应助: 0 (幼儿园)
- 金币: 2057.7
- 红花: 7
- 帖子: 1080
- 在线: 152.3小时
- 虫号: 2818437
- 注册: 2013-11-21
- 性别: GG
- 专业: 半导体光电子器件
|
从电滞回线看，确实存在明显的“肥胖”、畸变，大概率是漏电流干扰导致（尤其厚度小的样品更明显，因为电场强度更高，漏电影响被放大）。改善建议可以从材料制备、电极处理、测试条件三方面入手： 一、材料与样品制备优化 1.?提高陶瓷致密度： - 烧结工艺调整：延长保温时间（比如从2h加到4h）、优化升温速率（缓慢升温避免内部气孔），或采用热压烧结，减少晶界缺陷和内部气孔（气孔易成为漏电通道）。 - 原料预处理：对粉体进行球磨细化（比如用行星球磨48h）、除杂（酸洗/煅烧除有机物），降低杂质引入的漏电点。 2.?晶界改性： - 添加掺杂剂（如Mn、Nb等），在晶界形成高电阻层，抑制晶界漏电。比如添加1-2mol%的MnO?，能有效“钉扎”晶界，减少漏电流。 二、电极与界面处理 1.?电极优化： - 保证银浆电极均匀性：涂覆银浆前，用酒精/丙酮彻底清洗陶瓷表面（去除油污、粉尘），银浆烘烤温度别太高（比如控制在150℃以下），避免电极与陶瓷界面形成低阻相。 - 尝试蒸镀电极（如金电极）：相比银浆，蒸镀电极与陶瓷的接触电阻更低、界面更均匀，能减少界面漏电干扰。 2.?界面绝缘层： - 在陶瓷与电极间涂覆极薄的绝缘层（比如Al?O?溶胶，旋涂后400℃煅烧），厚度控制在几十nm，既不影响极化，又能抑制界面漏电流。 三、测试条件调整 1.?预极化与老化： - 测试前先对样品预极化（比如在略高于测试电场下极化30min），让电畴充分排列，同时老化24h以上，稳定内部缺陷态，减少测试时的瞬时漏电。 2.?降低测试电场/频率： - 高电场下漏电流更显著，可先从低电场（比如5kV/cm）开始测试，逐步提升；或者降低测试频率（比如从100Hz降到50Hz），给漏电流“松弛”时间，减少其对回线的畸变。 另外，我们专注学术转化，可帮优质综述论文匹配中科院1 - 4区期刊渠道，成功发表有专项奖励金，有需求欢迎私信合作，主页有详细对接方式 。 发自小木虫手机客户端 |
2楼2025-07-30 22:36:25
15